「SigE」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The channel where a positive hole of a PMOS transistor travels is formed by utilizing the non-continuous part of a valence band generated at the boundary of an SiGe layer 15p and the Si layer 17p.例文帳に追加

ＰＭＯＳトランジスタの正孔が走行するチャネルは、ＳｉＧｅ層１５ｐとＳｉ層１７ｐとの界面に生じる価電子帯の不連続部を利用して形成されている。 - 特許庁

A SiGe film 9 is grown on the entire surface of a silicon oxide film 7 by a nonselective epitaxial growth method so that the inner walls of a base opening 8 may be covered.例文帳に追加

非選択エピタキシャル成長法により、ベース開口部８の内壁を覆うようにシリコン酸化膜７の全面にＳｉＧｅ膜９を成長させる。 - 特許庁

To provide a method of manufacturing a semiconductor substrate, a method of manufacturing a field effect transistor, a semiconductor substrate, and a field effect transistor by which the surface roughness of an SiGe layer can be improved by removing crosshatches formed on the surface of the layer.例文帳に追加

半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタにおいて、ＳｉＧｅ層表面のクロスハッチを除去して表面粗さを改善すること。 - 特許庁

The channel through which the hole of a PMOS transistor runs is formed by utilizing the discontinuous section of a valence band formed in the interface between an SiGe layer 15p and an Si layer 17p.例文帳に追加

ＰＭＯＳトランジスタの正孔が走行するチャネルは、ＳｉＧｅ層１５ｐとＳｉ層１７ｐとの界面に生じる価電子帯の不連続部を利用して形成されている。 - 特許庁

The surface of the SiGe sidewall has a lattice constant greater than a Si-relaxed lattice constant and, therefore, the Si strip is in a tensile-strained state.例文帳に追加

前記ＳｉＧｅ側壁表面は、Ｓｉの緩和した格子定数より大きい格子定数を有し、それによってＳｉストリップは引張り歪状態にある。 - 特許庁

To provide a method of manufacturing a semiconductor substrate, wherein at least a distance from an embedded oxide film to a strained silicon layer is sufficiently small, and the strain of a SiGe layer being an intermediate layer is perfectly relaxed.例文帳に追加

少なくとも埋め込み酸化膜から歪シリコン層までの距離が十分に短く、かつ中間層であるＳｉＧｅ層が完全に歪緩和した半導体基板の製造方法を提供する。 - 特許庁

After a part of the Si layer has been deposited on the SiGe at the film deposition temperature H1, Si_2H_6 gas supply is interrupted, and the temperature inside the chamber is raised.例文帳に追加

そして、成膜温度Ｈ１でＳｉ層の膜厚の一部がＳｉＧｅ上に成膜されると、Ｓｉ_2Ｈ_6ガスを遮断し、チャンバ内の温度を昇温させる。 - 特許庁

To provide a process for producing a semiconductor substrate in which at least the distance from a buried oxide film to a strained silicon layer is sufficiently short and strain in an intermediate layer, i.e. an SiGe layer, is relaxed thoroughly.例文帳に追加

少なくとも埋め込み酸化膜から歪シリコン層までの距離が十分に短く、かつ中間層であるＳｉＧｅ層が完全に歪緩和した半導体基板の製造方法を提供する。 - 特許庁

An SiGe film 9 is grown on the whole face of a silicon oxide film 7 by a nonselective epitaxial growth method so as to cover the inner wall of a base opening part 8.例文帳に追加

非選択エピタキシャル成長法により、ベース開口部８の内壁を覆うようにシリコン酸化膜７の全面にＳｉＧｅ膜９を成長させる。 - 特許庁

The strained Si film is formed by selectively growing a fin arranged in a perpendicular direction to the surface of a non-conductive substrate or Si on the side face of a relaxed SiGe block.例文帳に追加

歪みＳｉ膜は、非導電性基板の表面に垂直方向に配設されるフィンを、緩和ＳｉＧｅブロックの側面にＳｉを選択成長することで形成される。 - 特許庁

In the process for forming the SiGe removal hole H, the Si_3N_4 film 18 remains in the element region, thus preventing the Si layer 13 below the Si_3N_4 film 18 from being etched, and hence reducing variations in the working of the element region.例文帳に追加

このＳｉＧｅ除去穴Ｈを形成する工程では、素子領域にＳｉ_３Ｎ_４膜１８が残っているので、その下のＳｉ層１３はエッチングされずに済み、素子領域の加工ばらつきを少なくすることができる。 - 特許庁

Then, an Si layer 31 is formed on the SiGe layer 13 and in at least an inner wall of the supporter hole, and a supporter 41 supporting the Si layer 31 is formed inside the supporter hole 21.例文帳に追加

次に、ＳｉＧｅ層１３上と支持体穴の少なくとも内壁とにＳｉ層３１を形成し、Ｓｉ層３１を支持する支持体４１を支持体穴２１内に形成する。 - 特許庁

To realize a high performance CMOS transistor which uses a multilayer substrate having a structure laminated by an SiGe layer and an Si layer on the surface of an Si substrate.例文帳に追加

本発明は、Ｓｉ基板の表面にＳｉＧｅ層とＳｉ層とが積層されてなる構造の積層基板を用いたＣＭＯＳトランジスタにおいて、より高性能化を図ることができるようにすることを最も主要な特徴としている。 - 特許庁

To provide a method for manufacturing a semiconductor device that fully enjoys merits of high mobility by SiGe and is also capable of suppressing the elongation of an effective gate length.例文帳に追加

ＳｉＧｅによる高移動度の恩恵を十分に受けながら、実効ゲート長の広がりを抑制できるようにした半導体装置の製造方法を提供する。 - 特許庁

On an Si substrate 1, an SiGe layer 11, an Si layer 13, an SiO_2 film 17, and an Si_3N_4 film 18 are laminated successively, they are etched partially, and a support hole h for deciding an element region is formed.例文帳に追加

Ｓｉ基板１上に、ＳｉＧｅ層１１、Ｓｉ層１３、ＳｉＯ_２膜１７及びＳｉ_３Ｎ_４膜１８を順次積層し、これらを部分的にエッチングして、素子領域を確定する支持体穴ｈを形成する。 - 特許庁

A process for implanting Ge ions in an Si layer 3 in an SOI wafer, thermally oxidizing the Si layer 3, forming a SiO2 layer 4 on a surface and converting it into a thinned SiGe layer 3G is included.例文帳に追加

ＳＯＩウエハに於けるＳｉ層３にＧｅイオンを注入してからＳｉ層３を熱酸化して表面にＳｉＯ_2 層４を形成すると共に薄層化されたＳｉＧｅ層３Ｇに変換する工程が含まれてなることを特徴とする。 - 特許庁

Etching of the SiGe layer with a nitrohydrofluoric acid solution in such a state forms cavities 25 and 27 at the top and bottom of the Si layer 13 in the form in which the Si layer 13 is supported by the support material 22.例文帳に追加

この状態でＳｉＧｅ層をフッ硝酸溶液でエッチングすると、支持体２２にＳｉ層１３が支持された形でＳｉ層１３の上下に空洞部２５、２７がそれぞれ形成される。 - 特許庁

In a resistivity range lower than 3×10^-1Ωcm, since the temperature coefficient of resistivity (TCR) is smaller in the polycrystalline SiGe (Ge:20%) than that in polycrystalline Si, a variation in resistivity with a temperature is reduced.例文帳に追加

抵抗率が３×１０^−１Ω・ｃｍ以下の領域では、多結晶ＳｉＧｅ（Ｇｅ：２０％）の方が多結晶Ｓｉよりも抵抗率温度依存係数（ＴＣＲ）が小さいので、抵抗素子の抵抗率の温度特性を小さくできる。 - 特許庁

In a fourth step, a second layer 22 made of SiGe layer with Ge richness lower than the first layer 21 or made of Si layer is formed on the first layer 21.例文帳に追加

続いて、第４工程では、第１の層２１上に、第１の層２１よりもＧｅ濃度の低いＳｉＧｅ層またはＳｉ層からなる第２の層２２を形成する。 - 特許庁

To provide new constitution which does not use a method of introducing a conventional relaxation SiGe layer, for a transistor forming technology in which carrier mobility is increased by forming strained Si in a channel region.例文帳に追加

チャネル領域に歪みＳｉを形成してキャリア移動度を増大するトランジスタ形成技術に関し、従来の緩和ＳｉＧｅ層を導入する方法ではない新たな構成を提案する。 - 特許庁

To manufacture a semiconductor device excellent in element characteristics and reliability with high yield by carrying out dry etching of a multilayer film having an SiGe film containing Si and Ge and an oxide film to form a gate electrode pattern and a gate oxide film pattern, and then sufficiently removing dry etched products or particles adhering to a semiconductor substrate without damaging the SiGe layer or the gate oxide film configuring the gate electrode.例文帳に追加

Ｓｉ及びＧｅを含有するＳｉＧｅ膜と酸化膜とを有する積層膜をドライエッチングしてゲート電極パターン及びゲート酸化膜パターンを形成した後、ゲート電極を構成するＳｉＧｅ層とゲート酸化膜とを損傷させることなく、半導体基板上に付着したドライエッチ生成物やパーティクルを十分に除去し、素子特性および信頼性に優れた半導体装置を歩留りよく製造する。 - 特許庁

On a silicon substrate 10, a strained SiGe layer 16 having germanium concentration of about 20%-40% and a silicon cap layer 18 are formed by epitaxial growth, and then a gate oxide layer and a first polysilicon layer 22 are grown on the silicon cap layer 18.例文帳に追加

シリコン基板１０上に約２０％〜４０％のゲルマニウム濃度を有する歪ＳｉＧｅ層１６およびシリコンキャップ層１８をエピタキシャル成長によって形成し、シリコンキャップ層１８上にゲート酸化物層および第１のポリシリコン層２２を成長させる。 - 特許庁

The method for adjusting a work function of a silicide gate electrode includes steps of providing at least one semiconductor material containing lanthanide, Si, and G or SiGe and a layer including metal on a gate dielectric substance and converting the layer into a silicide gate electrode.例文帳に追加

本発明のシリサイド化されたゲート電極の仕事関数の調節方法は、少なくとも１つのランタニドと、Ｓｉ、Ｇ、またはＳｉＧｅを含む半導体材料と、金属を含む層をゲート誘電体上に設けるステップと、前記層をシリサイド化されたゲート電極に変換するステップとを含む。 - 特許庁

As a result, characteristics of element can be improved because diffusion of impurity in the base region is controlled with the semiconductor region including carbon, and the semiconductor region including carbon having higher resistance is not formed at the lower side of the polycrystal SiGe 30.例文帳に追加

その結果、ベース領域中の不純物の拡散が炭素を含有した半導体領域によって抑えられ、また、多結晶ＳｉＧｅ３０の下部に高抵抗の炭素を含有した半導体領域が形成されず、素子の特性が良くなる。 - 特許庁

A step of preparing a substrate arranged in a CVD chamber, and a step of depositing a gradient film containing SiGe on the substrate by thermal CVD using a deposition gas which contains a predetermined amount of trisilane and a germanium precursor and makes the predetermined amount change while deposition are included.例文帳に追加

ＣＶＤチャンバ内に配置された基板を用意するステップと、所定量のトリシラン及びゲルマニウム前駆体を含み、上記量を堆積中に変化させる堆積ガスを用いて、熱ＣＶＤによって基板上に傾斜ＳｉＧｅ含有膜を堆積するステップとを含む。 - 特許庁

To provide an etching agent having a sufficient etching selection ratio for a substrate silicon oxide film with a slight influence on a resist film when silicongermanium is wet etched and capable of collectively etching a cap Si film and an SiGe film.例文帳に追加

シリコンゲルマニウムをウェットエッチング処理する際にレジスト膜に対する影響が少なく、下地シリコン酸化膜に対して十分なエッチング選択比を有し、キャップＳｉ膜とＳｉＧｅ膜の一括エッチングが可能なエッチング剤を提供することにある。 - 特許庁

In the emitter aperture window forming process, immediately after a SiO_2 layer is removed with the dry etching method using a resist mask, the phosphorus ion is implanted into an Si substrate through the IBDP layer, SiO_2 layer and Si/SiGe layer using the same resist mask.例文帳に追加

エミッタ開口窓の形成工程において、レジストマスクを用いてＳｉＯ_2層をドライエッチングした直後に、同じレジストマスクを用いてＩＢＤＰ層とＳｉＯ_2層とＳｉ／ＳｉＧｅ層を貫通させて、Ｓｉ基板中にＰのイオン注入を行う。 - 特許庁

To form an SiGe layer capable of obtaining a sufficient distortion effect with a small penetrating dislocation density on an SOI substrate.例文帳に追加

半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタにおいて、ＳＯＩ基板上に貫通転位密度が少なくかつ十分な歪み効果を得ることが可能なＳｉＧｅ層を形成すること。 - 特許庁

The method of producing a semiconductor substrate characterised in that a recess having a face orientation (001) is formed in the surface of a silicon substrate having a crystal orientation <111> by alkali etching, and then an SiGe layer is grown epitaxially on the silicon substrate, is used.例文帳に追加

結晶方位＜１１１＞のシリコン基板表面に、アルカリエッチングにより、面方位（００１）を有する窪みを形成した後、前記シリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させることを特徴とする半導体基板の製造方法を用いる。 - 特許庁

A second Si layer 23, a first SiGe layer 22 and a first Si layer 21 are formed in the order as a multi-layer epitaxial layer on a bond wafer 2, a hydrogen high concentration layer is formed inside the second Si layer 23 by hydrogen ion implantation, and bonding heat treatment and peeling are performed.例文帳に追加

ボンドウェーハ２上に多層エピタキシャル層として、第二のＳｉ層２３、第一のＳｉＧｅ層２２及び第一のＳｉ層２１をこの順序に形成し、水素イオン打ち込みにより第二のＳｉ層２３内に水素高濃度層を形成し、結合熱処理及び剥離を行う。 - 特許庁

Then, at least one main surface of the SiGe epitaxial film 11 on which an ion implantation layer is formed and a support substrate 20 is subjected to plasma treatment and ozone treatment for purposes of surface cleaning, surface activation, or the like, and both main surfaces are laminated for bonding.例文帳に追加

続いて、イオン注入層を形成したＳｉＧｅエピタキシャル膜１１と支持基板２０の少なくとも一方の主面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施し、主面同士を密着させて貼り合わせる。 - 特許庁

Although a high-density defect is introduced into an SiGe epitaxial film 11 from an interface to the Si substrate 10, heat treatment is performed at 700 or 1,200°C to change a through dislocation 12 into a loop dislocation defect 12' near an Si substrate interface.例文帳に追加

ＳｉＧｅエピタキシャル膜１１中にはＳｉ基板１０との界面から高密度の欠陥が導入されるが、７００乃至１２００℃の熱処理を施して貫通転位１２をＳｉ基板界面近傍のループ転位状欠陥１２´に変化させる。 - 特許庁

The present invention relates to a method of manufacturing the device equipped with: a structure A with nanowires 134 using a semiconductor material such as Si, as a base material; and another structure B with nanowires 133 using another semiconductor material such as SiGe, as a base material, and is especially applied to the manufacture of transistors.例文帳に追加

Ｓｉ等の半導体材料をベースとしたナノワイヤ１３４を有する構造Ａと、ＳｉＧｅ等の別の半導体材料をベースとしたナノワイヤ１３３を有する別の構造Ｂとを備えるデバイスを製造するための方法に関し、特にトランジスタの製造に適用される。 - 特許庁

The method of this invention comprises a step to form the front surface of a Si substrate, step to form Si features perpendicular to the front surface of the Si substrate such as a trench, via and pillar, and step to selectively form the SiGe optical path in a pile on the Si perpendicular features.例文帳に追加

本発明の方法は、Ｓｉ基板の表面を形成するステップと、Ｓｉ基板の表面に対して垂直なＳｉフィーチャ、例えば、トレンチ、バイア、またはピラーを形成するステップと、Ｓｉ垂直フィーチャの上に重ねてＳｉＧｅ光路を選択的に形成するステップとを包含する。 - 特許庁

For instance, an NMOS transistor comprising a distorted Si layer 14a having a first film thickness is formed in a first region delimited by an element separating insulation region 21 on the surface of a laminated substrate 11 laminated by the distorted Si layer 14 through an SiGe layer 13 on the Si substrate 12.例文帳に追加

たとえば、Ｓｉ基板１２上にＳｉＧｅ層１３を介して歪Ｓｉ層１４が積層された積層基板１１の、その表面の、素子分離絶縁領域２１によって画定された第１の領域には、第１の膜厚を有する歪Ｓｉ層１４ａを備えるＮＭＯＳトランジスタが形成されている。 - 特許庁

Then a BJT forming part B and a collector layer surface of the HBT are exposed, a second insulating film 23 covers the base layer 30 of the BJT and an SiGe layer of the base forming part of the HBT, and the second insulation film 23 for the other parts is removed.例文帳に追加

次にＢＪＴ形成部分Ｂ及びＨＢＴのコレクタ層表面部を露出、第２絶縁膜２３でＢＪＴのベース層３０及びＨＢＴのベース形成部分のＳｉＧｅ層を覆い、それ以外の第２絶縁膜２３を除去。 - 特許庁

To provide a method of manufacturing an electronic device structure (such as a high performance MOS semiconductor device) having excellent electric characteristics using an SiO_2 film and an SiON film having extremely thin (such as 2.5 nm or less) film thickness as an insulating film, and using polysilicon, amorphous silicon, and SiGe as an electrode.例文帳に追加

極めて薄い（例えば２．５ｎｍ以下）膜厚を有する絶縁膜としてＳｉＯ_２膜およびＳｉＯＮ膜を用い、電極としてポリシリコン、アモルファスシリコン、ＳｉＧｅを用いた良好な電気特性を有する電子デバイス（例えば高性能ＭＯＳ型半導体装置）構造の製造方法を提供する。 - 特許庁

A hydrogen ion or a helium ion is implanted in a boundary or in the vicinity of the boundary between an insulating layer and the Si layer, and then the substrate is heated at 950°C or higher in an oxidizing atmosphere or an inert gas atmosphere to melt the SiGe mixed crystal layer 14 and diffuse Ge in a part of the Si layer 13.例文帳に追加

絶縁層とＳｉ層の界面又は界面近傍に水素又はヘリウムをイオン注入した後、基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上で熱処理してＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅを拡散する。 - 特許庁

Then the semiconductor device has a source-drain region having an SiGe layer 8 which is buried in a recessed portion formed on a surface of the silicon substrate 1 with the gate electrode 4 interposed therebetween to induce strain in the channel formed on the surface of the silicon substrate 1 below the gate electrode 4.例文帳に追加

そして、ゲート電極４を挟むシリコン基板１表面に形成された凹部に埋め込まれ、ゲート電極４下のシリコン基板１の表面に形成されるチャネルに歪みを誘起するＳｉＧｅ層８を備えたソース・ドレイン領域を備える。 - 特許庁

The SiGe etch-stop material system comprises a relaxed buffer layer graded up to Si_1-xGe_x and a relaxed uniform etch-stop layer of the Si_1-yGe_y, and it is preferable that x is equal to or smaller than 0.17 and y is equal to or greater than 0.3.例文帳に追加

ＳｉＧｅエッチング停止構造物が、Ｓｉ_１−ｘＧｅ_ｘまでの段階が設けられた弛緩されたバッファ層と、Ｓｉ_１−ｙＧｅ_ｙの弛緩された均質なエッチング停止層とを有しており、ｘ≦０．１７、ｙ≧０．３が好ましい。 - 特許庁

Alternatively, initial and ending pressures at the time of forming the poly-SiGe film on the a-Si film after the a-Si film is formed on the substrate under a prescribed pressure can be adjusted to 100-150 Pa and 30-60 Pa, respectively.例文帳に追加

または、基板上にａ−Ｓｉ膜を所定の圧力で成膜し、ａ−Ｓｉ膜の上にｐｏｌｙ−ＳｉＧｅ膜を成膜する際、ｐｏｌｙ−ＳｉＧｅ膜の成膜初期圧力を１００〜１５０Ｐａとし、成膜終期圧力を３０〜６０Ｐａとしてもよい。 - 特許庁

A p-type SiGe alloy layer 6a and a p-type silicon film 7a of a protruding cross-sectional shape are formed on the active region of an n-type collector layer 2, wherein an n-type emitter diffused layer 13 which functions as an emitter layer, is formed inside the upper part of the silicon film 7a.例文帳に追加

ｎ型のコレクタ層２の活性領域上にｐ型のＳｉＧｅ合金層６ａと断面凸状のｐ型のシリコン膜７ａとが形成され、シリコン膜７ａ内の上部にはエミッタ層として機能するｎ型のエミッタ拡散層１３が形成されている。 - 特許庁

Even when the position of an EB bonding part 33 is fluctuated, since the EB bonding part 33 is located in one part of the upper SiGe layer 18b, the fluctuation of the Ge content in the EB bonding part 33 can be suppressed so that the high current amplification factor can be stably provided.例文帳に追加

ＥＢ接合部３３の位置が変動しても、ＥＢ接合部３３がＳｉＧｅ上部層１８ｂ中の一部位にあるので、ＥＢ接合部３３におけるＧｅ含有率の変動を抑制することができ、高い電流増幅率を安定して得ることができる。 - 特許庁

The semiconductor layer has a hetero structure that a first layer (SiGe layer 14) containing at least Si and Ge, and a second layer (Si layers 13, 16) having a composition different from the first layer and containing at least an Si are laminated in such a manner that a carbon exists in the interface region between the first layer and the second layer.例文帳に追加

半導体層は、少なくともＳｉおよびＧｅを含む第１層（ＳｉＧｅ層１４）と、前記第１層と異なる組成を有し、かつ少なくともＳｉを含む第２層（Ｓｉ層１３，１６）と、が積層されたヘテロ構造を有し、前記第１層と前記第２層との界面領域に炭素が存在する。 - 特許庁

To reduce the amount of heat required for the processing of a bipolar transistor and reduce the number of manufacturing processes of a semiconductor device having a trench isolation configuration and in which, for example, a SiGe narrow-base type bipolar transistor, the base layer of which is formed of an epitaxial growth layer, is formed.例文帳に追加

トレンチアイソレーション構成を有し、ベース層をエピタキシャル成長層によって形成する例えばＳｉＧｅナロウベース型バイポーラトランジスタが形成される半導体装置を、バイポーラトランジスタに対する熱処理量を軽減し、かつ製造工程数の削減をはかる。 - 特許庁