「SigE」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Next, the Si layer 13 and the SiGe layer 11 that have been exposed from under the support body 22 are etched sequentially and thus a groove is formed and via this groove, the SiGe layer 11 is etched using nitrohydrofluoric acid.例文帳に追加

次に、支持体２２下から露出したＳｉ層１３とＳｉＧｅ層１１とを順次エッチングして溝を形成し、この溝を介してＳｉＧｅ層１１をフッ硝酸でエッチングする。 - 特許庁

An SiGe mixed crystal layer 14 is formed on a first Si layer 13 of an SOI substrate 10, and a second Si layer 16 which has a thickness of 55 to 550 nm thicker than the thickness of the first Si layer is formed on the SiGe mixed crystal layer.例文帳に追加

ＳＯＩ基板１０の第１Ｓｉ層１３上にＳｉＧｅ混晶層１４を形成し、ＳｉＧｅ混晶層上に第１Ｓｉ層の厚さより厚い５５〜５５０ｎｍの厚さの第２Ｓｉ層１６を形成する。 - 特許庁

By introducing a body area having a larger band gap than the SiGe layer 24 and higher impurity under the SiGe layer 24, a threshold voltage is kept small to expand the operation range.例文帳に追加

ＳｉＧｅ層２４の下方に、ＳｉＧｅ層２４よりもバンドギャップが大きく、かつ、より不純物濃度が高いボディ領域を導入することにより、しきい値電圧を小さく維持しつつ、動作範囲を拡大する。 - 特許庁

For example, the SiGe has Ge of 20% concentration on the substrate interface of Si, Ge of 30 % concentration on the upper end surface of the SiGe film, and a thickness of 400 nm.例文帳に追加

例えば、ＳｉＧｅは、Ｓｉの基板界面において２０％の濃度のＧｅ、ＳｉＧｅ膜の上端面において３０％の濃度のＧｅ、および、４００ｎｍの厚さを有する。 - 特許庁

To provide a method of manufacturing a semiconductor device, which suppresses an abnormal growth of an SiGe mixed crystal on a polysilicon gate electrode pattern caused during an epitaxial growth of the SiGe mixed crystal layer which becomes a stress source.例文帳に追加

応力源となるＳｉＧｅ混晶層のエピタキシャル成長の際に生じる、ポリシリコンゲート電極パターン上のＳｉＧｅ混晶異常成長を抑制する半導体装置製造方法の提供。 - 特許庁

To restrain a Ge silicide layer from flocculating and to form a low-resistance SiGe-silicide layer easily in a silicide forming method of forming a SiGe layer that constitutes source/drain regions.例文帳に追加

本発明の目的は、ソース・ドレイン領域を形成するＳｉＧｅ層のシリサイド形成法に係り、Ｇｅによる被シリサイド層の凝集を抑制し、低抵抗のＳｉＧｅ−シリサイドを簡便に形成する技術を提供することにある。 - 特許庁

The substrate is cooled to solidify the melted SiGe mixed crystal layers 18, 19, and 21, and the strain Si-SOI substrate 23 is obtained which has a strain Si layer 16a formed on the solidified SiGe mixed crystal layer 22.例文帳に追加

基板を降温して溶融したＳｉＧｅ混晶層１８，１９，２１を固化し、固化したＳｉＧｅ混晶層２２の上に歪Ｓｉ層１６ａが形成された歪Ｓｉ−ＳＯＩ基板２３を得る。 - 特許庁

In a bipolar transistor using an SiGe mixed crystal layer as a base, the Ge compsns. of an emitter-base junction region and base-collector junction region which is adjacent the base layer are made higher than the Ge compsn. of the base layer.例文帳に追加

SiGe混晶層をベースに用いたバイポーラトランジスタにおいて、ベース層に隣接するエミッタ-ベース接合領域とベース−コレクタ接合領域のGe組成を、ベース層のGe組成よりも高くした構造。 - 特許庁

To provide a semiconductor substrate with an SOI structure having a very thin strain relief SiGe layer with a very low transition density and with excellent flatness of its surface even if a strained Si channel structure or a strained SiGe structure is employed.例文帳に追加

歪Ｓｉチャネル又は歪ＳｉＧｅチャネル構造を採用するも、転移密度が極めて低く表面の平坦性に優れた極薄の歪緩和ＳｉＧｅ層を有するＳＯＩ構造の半導体基板を提供する。 - 特許庁

Then, with the resist pattern 9 as a mask; the support 7', the Si layer 5, and the SiGe layer 3 are subjected to dry etching successively, and an open surface H for exposing the side of the SiGe layer 3 is formed under the support 7'.例文帳に追加

次に、レジストパターン９をマスクに支持体７´、Ｓｉ層５及びＳｉＧｅ層３を順次ドライエッチングして、支持体７´下にＳｉＧｅ層３の側面を露出する開口面Ｈを形成する。 - 特許庁

First, an SiGe layer 3 is formed on an Si substrate 1, and of the SiGe layer 3, a part sandwiched by a source forming region and a drain forming region is etched to be eliminated, and thus, a trench is formed.例文帳に追加

まず始めに、Ｓｉ基板１上にＳｉＧｅ層３を形成し、ＳｉＧｅ層３のうちのソース形成領域とドレイン形成領域とに挟まれた部分をエッチングして取り除き、トレンチを形成する。 - 特許庁

A p/i interfacial layer 5 such as amorphous silicon (a-Si) of p-type and low impurity concentration whose band gap is wider than that of a p-layer 6 is held between the μc-Si p-layer 6 and an amorphous silicon germanium (a-SiGe) i-layer 4.例文帳に追加

μc-Siのｐ層６と非晶質シリコンゲルマニウム（a-SiGe）のｉ層４との間に、ｐ層６よりバンドギャップが広く、ｐ型で低不純物濃度の例えば非晶質シリコン（a-Si）のｐ／ｉ界面層５を挟む。 - 特許庁

To provide methods for producing SiGe-on-insulator structures and for forming strain-relaxed SiGe layers on silicon while minimizing defects.例文帳に追加

欠陥を最小限としながら、ＳｉＧｅ−オン−インシュレーター構造を製造するため及びシリコン上に歪み緩和ＳｉＧｅ層を製造するための方法を提供する。 - 特許庁

Further, an external impact is applied onto a bonding interface, the SiGe epitaxial film is separated along a hydrogen ion implantation interface 13 to obtain an SiGe thin film 14, and further a surface of the SiGe thin film 14 is subjected to final surface treatment (CMP polishing, or the like) to remove damage caused by hydrogen ion implantation.例文帳に追加

更に、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面１３に沿ってＳｉＧｅエピタキシャル膜の剥離を行ってＳｉＧｅ薄膜１４を得、さらにこのＳｉＧｅ薄膜１４の表面に最終表面処理（ＣＭＰ研磨等）を施して水素イオン注入起因のダメージを除去する。 - 特許庁

The manufacturing method of a semiconductor substrate includes the steps of: forming a first SiGe layer with a thickness of 10 to 200nm; applying anneal processing to the substrate at a temperature of 900°C; and forming a second SiGe layer with a thickness of 10 to 300nm on the first SiGe layer.例文帳に追加

シリコン基板上に、第１のＳｉＧｅ層を厚さ１０〜２００ｎｍで形成する工程と、前記基板を９００℃以上でアニール処理する工程と、前記第１のＳｉＧｅ層上に、第２のＳｉＧｅ層を厚さ１０〜３００ｎｍで形成する工程とを備えていることを特徴とする半導体基板の製造方法を用いる。 - 特許庁

N-channel type memory cell selecting MISFETs, having gate electrodes 9A (word lines WL) using a p^+ poly-SiGe film 9p are formed in a memory array, and n-channel MISFETs, having gate electrodes 9B using an n^+ poly-SiGe film 9n and p-channel MISFETs, having gate electrodes 9C using the p^+ poly-SiGe film 9p, are formed.例文帳に追加

ｐ^+ポリＳｉＧｅ膜９ｐをゲート電極９Ａ（ワード線ＷＬ）に用いたｎチャネル型のメモリセル選択用ＭＩＳＦＥＴをメモリアレイに形成し、ｎ^^+ポリＳｉＧｅ膜９ｎをゲート電極９Ｂに用いたｎチャネルＭＩＳＦＥＴおよびｐ^+ポリＳｉＧｅ膜９ｐをゲート電極９Ｃに用いたｐチャネルＭＩＳＦＥＴを形成する。 - 特許庁

The method of forming an iron silicide film layer 4 or β-FeSi_2 on an Si wafer 1 having a crystal plane (001) on the surface comprises an SiGe layer forming step of epitaxially growing an SiGe layer 2 on the Si wafer, and an iron silicide layer forming step of epitaxially growing the iron silicide layer on the SiGe layer.例文帳に追加

結晶面（００１）を表面に有するＳｉウェーハ１上にβ−ＦｅＳｉ_2の鉄シリサイド層４を成膜する方法であって、前記Ｓｉウェーハ上にＳｉＧｅ層２をエピタキシャル成長するＳｉＧｅ層形成工程と、前記ＳｉＧｅ層上に前記鉄シリサイド層をエピタキシャル成長する鉄シリサイド層形成工程とを有している。 - 特許庁

In the semiconductor wafer 1, with which a compound crystal layer 4 is formed on the silicon crystal wafer 2, and the manufacturing method therefor, an SiGe crystal layer 3 is formed on the surface of the silicon crystal wafer 2, the surface side of the SiGe crystal layer 3 is made porous, and the compound crystal layer 4 is formed on the surface of the porous SiGe crystal layer.例文帳に追加

シリコン結晶基板２上に化合物結晶層４を形成した半導体基板１であって、前記シリコン結晶基板２の表面上にＳｉＧｅ結晶層３が形成され、該ＳｉＧｅ結晶層３の表面側が多孔質化しており、該多孔質ＳｉＧｅ結晶層の表面に化合物結晶層４が形成されてなるものであることを特徴とする半導体基板１及びその製造方法。 - 特許庁

The semiconductor substrate, which comprises an Si substrate 1 and a first SiGe layer 3 that is disposed on the Si substrate directly or via a different SiGe layer, is characterized in that the first SiGe layer has the in-plane distribution where the composition ratio of Ge decreases gradually from the central region toward the circumference region of the Si substrate surface.例文帳に追加

Ｓｉ基板１と、該Ｓｉ基板上に直接又は他のＳｉＧｅ層を介して配された第１のＳｉＧｅ層３とを備えた半導体基板であって、前記第１のＳｉＧｅ層は、Ｇｅ組成比が前記Ｓｉ基板表面の中心領域から周辺領域に向けて漸次低下した面内分布を有する。 - 特許庁

The silicon epitaxial wafer includes at least a strained SiGe layer on a silicon substrate, a Si-protecting layer on the strained SiGe layer, and an epitaxial Si layer on the Si-protecting layer, wherein a heavily-doped Si layer is provided, at least in between the silicon substrate and the strained SiGe layer, or in between the Si protection layer and the epitaxial Si layer.例文帳に追加

少なくとも、シリコン基板上に、歪みＳｉＧｅ層と、該歪みＳｉＧｅ上にＳｉ保護層と、該Ｓｉ保護層上にエピタキシャルＳｉ層とを具備するシリコンエピタキシャルウェーハにおいて、前記シリコン基板と前記歪みＳｉＧｅ層との間、及び前記Ｓｉ保護層と前記エピタキシャルＳｉ層との間の少なくとも一方の間に高濃度Ｓｉ層を具備することを特徴とするシリコンエピタキシャルウェーハ。 - 特許庁

SiGe FILM FORMING METHOD, METHOD OF MANUFACTURING HETEROJUNCTION TRANSISTOR AND HETEROJUNCTION BIPOLAR TRANSISTOR例文帳に追加

ＳｉＧｅ膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ - 特許庁

To provide thermally stabilized nickel germanosilicide on an SiGe integrated circuit device and a production method therefor.例文帳に追加

ＳｉＧｅ集積回路デバイス上に熱的に安定なニッケルゲルマノシリサイド、およびその製造方法を提供すること。 - 特許庁

Amorphous SiGe layers 600 are deposited on at least one monolayer of a dopant by CVD from trisilane and GeH_4.例文帳に追加

アモルファスＳｉＧｅ層６００が、トリシラン及びＧｅＨ_４からＣＶＤによって、ドーパントの１以下のモノレイヤー上に堆積される。 - 特許庁

The method includes a step for forming an SiGe alloy layer on a surface of a first single crystal Si layer.例文帳に追加

方法が、第１の単結晶Ｓｉ層の表面上にＳｉＧｅ合金層を形成するステップを含む。 - 特許庁

The forming region of source/drain region 4 on a silicon substrate 2 is removed by etching to form an SiGe layer selectively.例文帳に追加

シリコン基板２のソース／ドレイン領域４の形成領域をエッチングで除去し、ＳｉＧｅ層を選択的に形成する。 - 特許庁

An exemplary SiGeC heterojunction bipolar transistor has a collector comprising an n-type single crystal Si layer and an n-type single crystal SiGe layer.例文帳に追加

ＳｉＧｅＣヘテロ接合バイポーラトランジスタの代表例のコレクタは、ｎ型単結晶Ｓｉ層、及びｎ型単結晶ＳｉＧｅ層からなる。 - 特許庁

The semiconductor apparatus has a semiconductor substrate 1, an SiGe layer 7, a highly concentrated Ge layer 8, and a metal silicide layer 9.例文帳に追加

本発明に係る半導体装置は、半導体基板１、ＳｉＧｅ層７、高濃度Ｇｅ層８および金属シリサイド層９を備えている。 - 特許庁

A thin porous oxide layer between the polycrystalline Ge and Si layers enhances the isotropy of the SiGe junction.例文帳に追加

多結晶Ｇｅ層と多結晶Ｓｉ層との間の薄い多孔性酸化物層により、ＳｉＧｅ接合の等方性が強化される。 - 特許庁

The semiconductor substrate comprises an SiGe layer SG formed on an Si substrate 1 where grooves 1a are made on the surface of the Si substrate.例文帳に追加

Ｓｉ基板１上にＳｉＧｅ層ＳＧを備えた半導体基板であって、前記Ｓｉ基板表面に溝１ａを有している。 - 特許庁

Then, predoping is performed on the recess 305, and a SiGe layer 401 is further formed in the recess by epitaxial deposition.例文帳に追加

その後、窪んだ部分３０５にプレドーピングを行い、更に窪みにＳｉＧｅ層４０１をエピタキシャル成長で形成する。 - 特許庁

To obtain high frequency characteristics and a stable and low base contact resistance in a semiconductor device having an SiGe mixed crystal layer.例文帳に追加

ＳｉＧｅ混晶層を有する半導体装置において、高い高周波特性と安定した低いベースコンタクト抵抗とを得られるようにする。 - 特許庁

On the SiGe crystal film 4a, a gate electrode 6 is formed via a gate insulating film 5.例文帳に追加

また、ＳｉＧｅ結晶膜４ａ上には、ゲート絶縁膜５を介してゲート電極６が形成されている。 - 特許庁

NMOS AND PMOS TRANSISTORS HAVING PROPER MOBILITY USING DISTORTION Si/SiGe LAYER ON SILICON SUBSTRATE ON INSULATOR例文帳に追加

絶縁体上シリコン基板上に歪Ｓｉ／ＳｉＧｅ層を用いた良好な移動度を有するＮＭＯＳおよびＰＭＯＳトランジスタ - 特許庁

The SiGe layer 7 is formed within a front surface of the semiconductor substrate used as a source-drain region of the PMOS transistor 100.例文帳に追加

ＳｉＧｅ層７は、ＰＭＯＳトランジスタ１００のソース・ドレイン領域となる半導体基板の表面内に形成される。 - 特許庁

An Si layer and an SiGe layer are formed on the n-type epitaxial layer 3 and the element separation region 4 by epitaxial growth.例文帳に追加

ｎ型エピタキシャル層３と素子分離領域４の上にＳｉ層とＳｉＧｅ層をエピタキシャル成長により形成する。 - 特許庁

The interstitial dislocation loop is a base for the nucleation of the misfit dislocation between the SiGe layer and the silicon substrate.例文帳に追加

この格子間型転位ループが、ＳｉＧｅ層とシリコン基板の間でのミスフィット転位の核生成の基礎となる。 - 特許庁

After a gate insulating film 5 is formed, a polycrystalline SiGe film 7 for the gate electrodes is deposited.例文帳に追加

ゲート絶縁膜５を形成した後、ゲート電極として用いられる多結晶ＳｉＧｅ膜７を堆積する。 - 特許庁

To reduce variation in current amplification factor caused by an ununiformity in a natural oxide film in a semiconductor device which functions as an SiGe-HBT.例文帳に追加

ＳｉＧｅ−ＨＢＴとして機能する半導体装置において、自然酸化膜の不均一性に起因する電流増幅率のばらつきを低減する。 - 特許庁

METHOD FOR PRODUCING HIGH PERFORMANCE SiGe HETERO- JUNCTION BIPOLAR TRANSISTOR BiCMOS ON SILICON WAFER ON INSULATOR例文帳に追加

高性能ＳｉＧｅヘテロ接合バイポーラトランジスタＢｉＣＭＯＳを絶縁体上シリコン基板に製造する方法 - 特許庁

To obtain a high quality SiGe layer with low threading dislocation density in a semiconductor substrate, a field effect transistor, and their manufacturing method.例文帳に追加

半導体基板及び電界効果型トランジスタ並びにこれらの製造方法において、貫通転位密度が低く良質なＳｉＧｅ層を得ること。 - 特許庁

To provide an SiGe etch-stop material system on a monocrystalline silicon substrate useful for aqueous anisotropic etchants.例文帳に追加

水性異方性エッチング剤に対して有用な、シリコン基板上のＳｉＧｅエッチング停止構造物を提供する。 - 特許庁

On the P type SiGe layer 7, a P type Si layer 8 including N+ type emitter region 19 and the external base region is formed.例文帳に追加

そのＰ型ＳｉＧｅ層７上にＮ＋型エミッタ領域１９と外部ベース領域とを含むＰ型Ｓｉ層８が形成されている。 - 特許庁

Next, an Si layer 10 is formed on the Si substrate 1 so as to bury the trench and cover the SiGe layer 3.例文帳に追加

次に、このトレンチ内が埋め込まれ且つＳｉＧｅ層３上が覆われるように、Ｓｉ基板１上にＳｉ層１０を形成する。 - 特許庁

On an SiGe crystal film substrate 2, an Si crystal film 4b is formed to function as a channel area.例文帳に追加

ＳｉＧｅ結晶膜基板２上には、チャネル領域として機能するＳｉ結晶膜４ｂが形成されている。 - 特許庁

TENSILE DISTORTIONAL SILICON ON LOOSENED SiGe FILM CONTAINING EVEN MISFIT DISLOCATION DENSITY AND FORMING METHOD OF SAME例文帳に追加

均一なミスフィット転位密度を含む緩和ＳｉＧｅ被膜上の引っ張り歪みシリコンおよびその形成方法 - 特許庁