「b bit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Part b is interpreted as a 24-bit value that defines the rightmost three bytes of the binary address. 例文帳に追加

bは 24 ビット値と解釈され、バイナリアドレスの右側の 3 バイトを表す。 - JM

A high-speed scrambler 106 performs a scrambling process on the data of the bit rate B, by using a clock corresponding to the bit rate B.例文帳に追加

高速スクランブラ１０６は、ビットレートＢのデータをビットレートＢに対応するクロックでスクランブル処理する。 - 特許庁

A header attaching unit 103 attaches the header of the bit rate A to data of a high-speed bit rate B.例文帳に追加

ヘッダ付加部１０３は、高速のビットレートＢのデータにビットレートＡのヘッダを付加する。 - 特許庁

A media ID 4 is used to identify information sent in a form of a packet and consists of a media type 41 (bit length: b 41-bit) and of same media identification information 42 (bit length: b 42-bit).例文帳に追加

メディアＩＤ４は、パケットで送られてくる情報を識別するためのもので、メディアタイプ４１（ビット長：ｂ41ビット）と同一メディア識別情報４２（ビット長：ｂ42ビット）とから構成される。 - 特許庁

Defining (a) and (b) to be auxiliary variables, the bit lengths of x, y, a, and b are adopted as m=2n (n≥1).例文帳に追加

ａ、ｂを補助変数とし、ｘ、ｙ、ａ、ｂのビット長をｍ＝２^n （ｎ≧１）とする。 - 特許庁

Before these binary prefixes were introduced, it was fairly common to use k=1000 and K=1024, just like b=bit, B=byte. 例文帳に追加

これらの 2 進の接頭語が導入される前は、k=1000 と K=1024 のように使うのが割に良く知られた習慣だった(b=ビット、B=バイト の関係に似ている)。 - JM

The present invention relates to a method for restoring a bit sequence (b, b') comprising QPSK or QAM symbols, in which an associated receive probability (w, w') is assigned to each receive bit (b, b').例文帳に追加

本発明は、 ＱＰＳＫシンボルまたはＱＡＭシンボルからなるビットシーケンス（ｂ，ｂ’）を復元する方法であって、各々の受信ビット（ｂ，ｂ’）に付属の受信確率（ｗ，ｗ’）が割り当てられる。 - 特許庁

A point B in Fig. 6 is a point whereat the bit rate is changed by a prescribed value or over.例文帳に追加

図６Ｂ点は、ビットレートが一定値以上変化した位置である。 - 特許庁

One page buffer P/B is connected to one bit line.例文帳に追加

１本のビット線に対応して、１個のページバッファＰ／Ｂが接続される。 - 特許庁

The pattern of a QR code 2 is read (a) and a bit matrix 80 is obtained (b).例文帳に追加

ＱＲコード２のパターンを読み取り（ａ）、ビットマトリックス８０を得る（ｂ）。 - 特許庁

A precoder 40 precodes data signals U1, U2, V1, and V2 having a bit rate B/4 to generate modulated signals I1, I2, Q1, and Q2 having a bit rate B/4.例文帳に追加

プリコーダ４０は、ビットレートＢ／４のデータ信号Ｕ１，Ｕ２，Ｖ１，Ｖ２をプリコードし、ビットレートＢ／４の変調信号Ｉ_１，Ｉ_２，Ｑ_１，Ｑ_２を生成する。 - 特許庁

Relations of F>2Δf and F>B/2 hold, wherein F is the bandwidth of the transmission characteristic and B is a bit rate at each wavelength.例文帳に追加

透過特性の帯域幅をＦ，各波長のビットレートＢとすると、Ｆ＞２Δｆ且つＦ＞Ｂ／２である。 - 特許庁

A diffusion layer B at the side of the memory cell M1 is connected to bit lines 23, 24.例文帳に追加

メモリセルＭ１側の拡散層Ｂは、ビット線２３，２４に接続される。 - 特許庁

A-bit digital data DA outputted by an A/D converter 120 are converted into B-bit (B>A) digital data DB by a data processing part 130.例文帳に追加

Ａ／Ｄ変換器１２０が出力するＡビットのデジタルデータＤＡを、データ処理部１３０により、Ｂビット（Ｂ＞Ａ）のデジタルデータＤＢに変換する。 - 特許庁

Coupled data (D) are generated one after another which are coupled by adding the LSB of data (C) one bit before and the MSB of data (A) one bit after to reference data (B).例文帳に追加

参照データ(B)に対して、1クロック前データ(C)のLSBと１クロック後データ(A)のMSBとを付加することによって結合した結合データ(D)を順次生成する。 - 特許庁

When a code shown in an encoding table as shown in Fig.(b) is used as an identification code C showing the bit length (b), encoded data as shown in Fig.(c) are obtained.例文帳に追加

ビット長ｂを示す識別コードＣとして、図(b) に示す符号化テーブルに示すコードを用いると、図(c) に示す符号化データを得る。 - 特許庁

Every time a start bit detection circuit AC recognizes a start bit denoting a head of a character of received data 00, a start bit length register AD measures the bit length and a CPU B recognizes it as a transfer rate.例文帳に追加

スタートビット検出回路ACは、受信データ00のキャラクタの先頭を示すスタートビットを認識する毎に、スタートビット長レジスタADでビット長を計測し、CPUBにより転送速度として認識される。 - 特許庁

A logarithmic conversion low-order bit string generation means calculates a bit string of the prescribed number q of bits positioned lower than the bit position S among respective bits of the inputted data B and defines the bit string as a logarithmic conversion low-order bit string D_LOW.例文帳に追加

対数変換下位ビット列生成手段が、入力データＢの各ビットのうち、ビット位置Ｓより下位に位置する所定ビット数ｑのビット列を求め、対数変換下位ビット列Ｄ_ＬＯＷとする。 - 特許庁

The input buffer 5 converts the A bit and B bit test data into parallel bit data and sends them to a step use D/A converter 1 and an offset use D/A converter 2.例文帳に追加

入力バッファ５は、Ａビット及びＢビットのテストデータを並列ビット化してステップ用D−A変換器１とオフセット用D−A変換器２とに送る。 - 特許庁

Also, the data quantity and bit rate are outputted in the order of display from the information (I, P, B picture) of the compression of each picture.例文帳に追加

また各画像の圧縮の情報（Ｉ，Ｐ，Bピクチャ）から表示順にデータ量及びビットレートを出力する。 - 特許庁

To reduce the size of a precalculation table required when a kb-bit number (A) and a b-bit number (r) are added to each other to obtain the result of addition of high (k-1)b bits.例文帳に追加

ｋｂビットの数Ａとｂビットの数ｒとを互いに加算して上位（ｋ−１）ｂビットの加算結果を得る場合に必要な事前計算テーブルのサイズを縮小する。 - 特許庁

A first representation bit B(1, J) is recorded onto a first layer of the storage medium, the second representation bit B(2, J) is recorded onto a second layer of the storage medium, etc.例文帳に追加

第１の表示ビットＢ（１，Ｊ）をその記憶媒体の第１の層に記録し、第２の表示ビットＢ（２，Ｊ）をその記憶媒体の第２の層に記録するなどである。 - 特許庁

M is a parallel width and H(k) is a bit length of the fraction data block B(x).例文帳に追加

Ｍは並列幅であり、Ｈ（ｋ）は端数データブロックＢ（ｘ）のビット長である。 - 特許庁

After that, the welding bit 27 is cut off from the dent part B by rotating the handle 26.例文帳に追加

この後、ハンドル２６を回転して溶接ビット２７とへこみ部Ｂとを切り離す。 - 特許庁

Then each of bit contents of digital data A, B being discrimination objects is given to each bit comparison circuit.例文帳に追加

更に、これとともに、各ビット比較回路には、判定対象となるディジタルデータＡ及びＢの各ビット内容が入力される。 - 特許庁

The product sum computing element 41 executes the product-sum operation by the 40-bit data, a 16-bit data multiplicand B and a multiplier C.例文帳に追加

積和演算器４１は４０ビットデータと１６ビットデータ被乗数Ｂと乗数Ｃとによって積和演算を実行する。 - 特許庁

The diffusion layer B at the side of the memory cell M2 is connected to the bit lines 23, 24, which are different from a bit line whereto the memory cell M1 is connected.例文帳に追加

メモリセルＭ２側の拡散層Ｂは、メモリセルＭ１が接続されるビット線とは異なるビット線２３，２４に接続される。 - 特許庁

When the bit value of received data is matched with a preamble <B> matching pattern which a preamble <B> matching detection part 103b possesses, the preamble <B> matching detection part 103 sets the output value to "1".例文帳に追加

プリアンブル〈Ｂ〉一致検出部１０３ｂは、受信データのビット値と自己に保有するプリアンブル〈Ｂ〉一致パターンとが一致すれば出力値を「１」にする。 - 特許庁

The preliminary coefficient B arithmetic section 163 supplies lower-order 3-bits of an AVE and high-order 1 bit of the DR from the preliminary coefficient E arithmetic section 161 to an embedding arithmetic section 164 as a preliminary coefficient B.例文帳に追加

予備係数B演算部１６３は、AVEの下位３ビットと、予備係数E演算部１６１からのDRの上位１ビット分を予備係数Bとして埋込み演算部１６４に供給する。 - 特許庁

This scrambler circuit is provided with an n-bit matrix operation circuit 10 receiving an n-bit (n is an integer of ≥2) input signal A, and an n-bit register circuit 20 receiving the n-bit signal outputted form the n-bit matrix operation circuit 10 and outputting an n-bit output signal B.例文帳に追加

ｎビット（ｎは２以上の整数）の入力信号Ａが入力されるｎビットマトリクス演算回路１０と、ｎビットマトリクス演算回路１０から出力されるｎビットの信号が入力されてｎビットの出力信号Ｂを出力するｎビットレジスタ回路２０とを備える。 - 特許庁

A second transistor TR3 is provided between a complementary node B and the complementary bit line (BLC).例文帳に追加

第２トランジスタＴＲ３は、相補ノードＢと相補ビットライン（ＢＬＣ）の間に設けられる。 - 特許庁

A logarithmic conversion high-order bit string generation section detects a bit the logic of which is "1" and positioned at the top among respective bits of inputted data B as an active bit and defines binary data indicating this bit position S as a logarithmic conversion high-order bit string D.例文帳に追加

対数変換上位ビット列生成部が、入力データＢの各ビットのうち論理“１”となっている最も上位に位置するビットをアクティブビットとして検出し、このビット位置Ｓを表すバイナリデータを対数変換上位ビット列Ｄとする。 - 特許庁

The message block generation part divides data M* into N pieces of c bit message blocks m_2n-1 and N pieces of b bit message blocks m_2n.例文帳に追加

メッセージブロック生成部は、データＭ^＊を、Ｎ個のｃビットのメッセージブロックｍ_２ｎ−１とＮ個のｂビットのメッセージブロックｍ_２ｎに分割する。 - 特許庁

After a bit arrangement creation means 70 adds an error detection bit (an eighth bit) (a), and adds bits in which first to seventh bits are reversed and the eighth bit is copied (b), to additional information to be embedded.例文帳に追加

埋め込むべき付加情報に対して、ビット配列作成手段７０が誤り検出ビット（第８ビット）を付加した後（ａ）、第１〜第７ビットを反転したビットと、第８ビットを複写したビットを付加する（ｂ）。 - 特許庁

A bit stream division section 21 divides a coding bit stream 200 obtained by the coding sections 20 into a first bit stream 211a comprising I and P pictures, and a second bit stream 212a made of only a B picture.例文帳に追加

ビットストリーム分割部２１は、符号化部２０で求めた符号化ビットストリーム２００を、ＩピクチャとＰピクチャとからなる第１のビットストリーム２１１ａと、Ｂピクチャのみからなる第２のビットストリーム２１２ａとに分割する。 - 特許庁

A digital information carrier includes a bit matrix V, that arranges elements b_m (m=0 to n-1) of a reference bit sequence B in a prespecified sequence length n arranged so as to be a matrix form, and the bit matrix V is linked to bit data.例文帳に追加

本発明に係るデジタル情報坦体は、予め規定される配列長nの参照用ビット配列Ｂの配列要素ｂ_m（ｍ＝０〜ｎ−１）を行列状に配置してなるビット行列Ｖを含む。 - 特許庁

Meanwhile, terminals 300_0, 300_1 and 300_2 are respectively provided with a decoder 302 for decoding at least one information bit sequence among information bit sequences b^(0), b^(1) and b^(2) on the basis of reception values y^(0), y^(1) and y^(2) and for outputting a needed information bit sequence.例文帳に追加

一方、端末３００_０，３００_１，３００_２は、それぞれ、受信値ｙ^（０），ｙ^^（１），ｙ^（２）に基づいて、情報ビット系列ｂ^（０），ｂ^（１），ｂ^（２）のうち、少なくとも１つの情報ビット系列に対する復号を行い、必要な情報ビット系列を出力する復号器３０２を備える。 - 特許庁

A drain of the A port access transistor 4a is connected to any bit line of a bit line open type sense amplifier circuit 32, and a drain of the B port access transistor 4b is connected to any bit line out of the pair of bit line of the bit line folding type sense amplifier circuit 33.例文帳に追加

Ａポートアクセストランジスタ４ａのドレインはビット線開放型センスアンプ回路３２のいずれかのビット線に、Ｂポートアクセストランジスタ４ｂのドレインはビット線折り返し型センスアンプ回路３３のビット線対のうちのいずれかのビット線にそれぞれ接続する。 - 特許庁

An output control unit 102 outputs data of a bit rate A to a header attaching unit 104 and outputs data of a bit rate B to a header attaching unit 105.例文帳に追加

出力制御部１０２は、ビットレートＡのデータをヘッダ付加部１０４へ出力し、ビットレートＢのデータをヘッダ付加部１０５へ出力する。 - 特許庁

As a result of the round-off processing, shift information SHIFT of a lower order (16-n) bit of an abandoned unspecified area B is stored in a memory area 21-1.例文帳に追加

丸め処理の結果、捨てられた非特定領域Ｂの下位（１６−ｎ）bitのシフト情報SHIFTは、メモリ領域２１−１に格納される。 - 特許庁

A wiring 700 between A and B is bent at two points on each of bit lines BL0-BL4.例文帳に追加

Ａ−Ｂ間の配線７００は、ビットラインＢＬ０〜ＢＬ４の各々の上の２箇所で屈曲する。 - 特許庁

The equipment B receives one frame of data from the equipment A to detect the period of its stop bit.例文帳に追加

Ｂ装置は、Ａ装置からの１フレームのデータを受信し、そのストップビットの期間を検知する。 - 特許庁

An inverse gamma compensating circuit 2 performs inverse gamma compensation for 8 bit R, G and B signals with 12 bits.例文帳に追加

逆ガンマ補正回路２は、８ビットのＲ，Ｇ，Ｂ信号を１２ビットで逆ガンマ補正する。 - 特許庁

An addition part 134 adds A-bit digital data (a high-frequency component) with suppressed noise and B-bit digital data (a low-frequency component) with enhanced resolution in a state that their highest-order digits are made coincident with each other so as to obtain B-bit output digital data DB.例文帳に追加

加算部１３４は、ノイズが抑圧されたＡビットのデジタルデータ（高周波成分）と、分解能向上されたＢビットのデジタルデータ（低周波成分）とを、最上位桁を一致させた状態で加算し、Ｂビットの出力デジタルデータＤＢを得る。 - 特許庁

A bit plane macro block layer decoder 103 performs, to intermediate data stored in the storage unit 102, differential decoding in a macro block layer to obtain a bit plane decoded result b and then outputs the bit plane decoded result b to a macro block layer decoder 530.例文帳に追加

ビットプレーンマクロブロックレイヤ復号部１０３は、記憶部１０２に記憶された中間データに対して、マクロブロックレイヤで差分復元を行ってビットプレーンデコード結果ｂを得、このビットプレーンデコード結果ｂをマクロブロックレイヤ復号部５３０に出力する。 - 特許庁