「binary digit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Each hexadecimal digit is exactly equivalent to four binary digits 例文帳に追加

1桁の16進数字は,4桁の2進数字と全く等価である - コンピューター用語辞典

Each octal digit is exactly equivalent to three binary digits 例文帳に追加

1桁の8進数字は,3桁の2進数字と全く等価である - コンピューター用語辞典

Thereafter, every time the originated binary digit string data is transmitted to switch the excitation phase, the control circuit repeats a process of shifting the transmitted binary digit string data by one binary digit to the left to originate binary digit string data for instructing the next excitation phase.例文帳に追加

以降、作成したビット列データを送信して励磁相を切り換える毎に、送信したビット列データを左に１ビットだけシフトさせて次の励磁相を指示するビット列データを作成する処理を繰り返す。 - 特許庁

Also, the month symbol 13 means 16 kinds of four- digit binary numbers, and the day symbol 14 means 32 kinds of five-digit binary numbers.例文帳に追加

また、月記号１３は１６種類の４桁の２進数を、日記号１４は３２種類の５桁の２進数をそれぞれ表す。 - 特許庁

The control cirucit then shifts the basic data (1) by one binary digit to the left to originate binary digit string data (2) '00100010' for instructing B-phase excitation.例文帳に追加

この後、基本データ を左に１ビットだけシフトさせて、Ｂ相励磁を指示するビット列データ 「００１０００１０」を作成する。 - 特許庁

the average number of binary digits needed to express one radix digit in a numeration system that is not binary 例文帳に追加

二進法でないシステムにおいて1つの基数を表すのに必要な二進数字の平均の数字 - 日本語WordNet

A binary digit, or bit, is the basic unit of storage on a computer 例文帳に追加

2進数字,つまりビットが,コンピュータの記憶(装置)の基本単位である - コンピューター用語辞典

A binary digit, or bit, is the basic unit of storage on a computer. 例文帳に追加

2進数字,つまりビットが,コンピュータの記憶(装置)の基本単位である - コンピューター用語辞典

In BCD coding, each digit of a decimal number is coded separately as a binary number. 例文帳に追加

BCD のコード割り当てでは十進数のそれぞれの数字は別々に二進数としてコード化される - 研究社 英和コンピューター用語辞典

The multiplicand register (306) includes a second binary digit and is connected with the multiplication/application module (300).例文帳に追加

被乗数レジスタ(306)は第２の２進数を含み、乗算累算モデュール(300)に接続されている。 - 特許庁

The multiplier register (302) includes a first binary digit and is connected with the multiplication/application core (320).例文帳に追加

乗算器レジスタ(302)は第１の２進数を含み、乗算累算コア(320)に接続されている。 - 特許庁

The result register (318) includes a third binary digit and is connected with the multiplication/ accumulation core (320).例文帳に追加

結果レジスタ(318)は第３の２進数を含み、乗算累算コア(320)に接続されている。 - 特許庁

To provide a high-speed and area saving adder circuit for adding the binary number of (n) digits, the binary number of one digit and a constant '1'.例文帳に追加

ｎ桁の２進数と１桁の２進数と定数１を加算する、高速かつ省面積の加算回路の提供。 - 特許庁

A most significant digit retrieval part 11 detects a most significant digit M when converting input antilogarithm data X into a binary number, and a multiplication part 12 multiplies the detected most significant digit M and an approximate value of 10Log2.例文帳に追加

最上位桁検索部１１は、入力された真数データＸを２進数にした際の最上位桁Ｍを検出し、乗算部１２は検出された最上位桁Ｍと１０Ｌｏｇ２の近似値を乗算する。 - 特許庁

A digit number calculation part 52 calculates the number L of digits of a quantization code (x) with the maximum number K of digits in binary representation.例文帳に追加

桁数算出部５２は、２進数表現された最大桁数Ｋの量子化符号ｘの桁数Ｌを算出する。 - 特許庁

Next, E(w_j) (j=0, 1, ..., t-1) is determined by encrypting π(i) for each digit in binary notation.例文帳に追加

次に、π（ｉ）をｔ桁の二進数表記とした桁ごとに暗号化してＥ（ｗ_j）（ｊ＝０，１，・・・，ｔ−１）を求める。 - 特許庁

In said standardization, digital data are assigned such that the digit of a binary number increases for each convergent point in an eye pattern.例文帳に追加

この規格化では、アイパターンにおける収束点ごとに２進数の桁が上がるようなデジタルデータを割り当てる。 - 特許庁

To encrypt a numeric value encrypted with El Gamal cryptography for each digit in binary notation of the numeric value without revealing the numeric value.例文帳に追加

Ｅｌ Ｇａｍａｌ暗号で暗号化された数値に対して、当該数値を明かすこと無く、当該数値の二進数表記の桁ごとに暗号化すること。 - 特許庁

Each binary data includes single '1', and a digit number position of '1' doesn't overlap '1' in the label numbers of other areas.例文帳に追加

各２値データは、「１」を１つのみ含み、「１」の桁位置が他の領域のラベル番号における「１」と重ならないようになっている。 - 特許庁

Conversion circuits 23b-1 to 23b-4 convert outputs of residue digit arithmetic circuits of modulus sets {3, 5 and 7}, {3, 5 and 11}, and {3, 7, 11}, and {5, 7 and 11} to a binary system.例文帳に追加

変換回路２３ｂ−１〜２３ｂ−４には、法の組｛３，５，７｝，｛３，５，１１｝，｛３，７，１１｝，｛５，７，１１｝の剰余桁の演算回路の出力を２進数系に変換する。 - 特許庁

The secret key D expressed by binary digits is read from a storage part 150, and a numerical value d of one digit is re-encoded into a redundant k-order digit which becomes a value within the range of "0≤d≤dmax (dmax>k-1)" by a re-encoding part 140.例文帳に追加

２進数で表現された秘密鍵Ｄは、格納部１５０から読み出され、再符号化部１４０において、１つの桁の数値ｄが「０≦ｄ≦ｄmax（但し、ｄmax＞ｋ−１）」の範囲内の値をとる冗長なｋ進数に再符号化される。 - 特許庁

The year symbol 12 corresponds to each digit of 24, 23, 22, 21 and 20, and each of them is formed of five sets of segment groups meaning '0' or '1', and means 32 kinds of five-digit binary numbers corresponding to '00'-'31'.例文帳に追加

年記号１２は、２^4 ，２^3 ，２^2 ，２^1 ，２^0 の各桁に対応し、各々が「０」または「１」を表す５組のセグメント群によって形成され、「００」〜「３１」に対応した３２種類の５桁の２進数を表わす。 - 特許庁

Each LED 6 to be inspected corresponds to each digit of the binary number, and is controlled by a switching circuit 4 so that current flows according to the value of each digit held by the counter circuit 3.例文帳に追加

検査対象となる各ＬＥＤ６は、２進数の各桁と対応づけられていて、カウンタ回路３に保持された各桁の値に応じて電流が流れるように、スイッチング回路４によって制御される。 - 特許庁

A CPU 281 computes the theoretical products of the "advance notice binary digit string" and four binary 4-bit "comparison 4 bits" corresponding to the respective first to fourth advance notice times one by one at T11-T14 seconds in respective times for advance notice T1-T4.例文帳に追加

ＣＰＵ２８１は、各予告時間Ｔ１〜Ｔ４、Ｔ１１〜Ｔ１４秒において、「予告ビット列」と各第１予告タイミング〜第４予告タイミングに対応する２進数４ビットの４個の「比較４ビット」との論理積を順次算出する。 - 特許庁

To provide a means for suppressing the calculation amount in encrypting a ciphertext of a numeric value for each digit, in binary notation in an encrypted numeric value binary conversion system having a first and a second encrypted numeric value binary conversion devices so as to generate a ciphertext.例文帳に追加

第１及び第２の暗号化数値二進変換装置を備える暗号文を生成する暗号化数値二進変換システムで、ある数値の暗号文を二進表記した桁ごとに暗号化する際の計算量を抑える手段を提供する。 - 特許庁

In the method of multi-level spatial light modulation, by using a weighted bit plane technology where n-digit binary number represents an intended gray level of each pixel location in an array of binary pixels, representative binary numbers are altered to closely adjacent values such as to reduce the inequality of 1s and 0s therein.例文帳に追加

ｎ桁２進数が、２値画素のアレイにおける各ピクセルの場所の予定されたグレイ・レベルを表す、重み付けビット・プレーン技術を使用して、代表的な２進数が、そこにある１及び０の不均等性を低減するために、近接する値に変えられる。 - 特許庁

A code conversion circuit 100 provided by column captures the redundant binary codes respectively outputted from the recursive ADCs in the order from a high order digit, gathers the redundant binary codes by two digits, respectively converts them to the 3-bit binary codes of a code system with low redundancy, and stores them in the storage unit 210.例文帳に追加

カラム毎に設けられた符号変換回路１００は、巡回型ＡＤＣから各々出力される冗長２進符号を上位桁から順に取り込み、冗長２進符号を２桁ずつまとめて冗長度の低い符号体系の３ビットの２進符号に各々変換し、記憶ユニット２１０に記憶させる。 - 特許庁

For performing a product sum arithmetic operation for adding third data to the product of first data and second data, the first data and the second data are multiplied by a floating point multiplier 114, and a binary digit string for expressing a mantissa part in a multiplication result is divided into a string for expressing a superordinate digit in the mantissa part and a string for expressing a subordinate digit in the mantissa part.例文帳に追加

第一のデータと第二のデータとの積へ第三のデータを加算する積和演算を実行するために、浮動小数点乗算器１１４に第一のデータと第二のデータとの乗算を行なわせ、その乗算結果における仮数部を表現するビット列を該仮数部における上位の桁を表現するものと該仮数部における下位の桁を表現するものとに分割する。 - 特許庁

Using one or more encrypted numeric value binary conversion systems, an encrypt text is determined for each digit in binary notation with z in t-digit using E(z) as an input, where an encrypt function of El Gamal cryptography is E(*) (* is a middle point), and a cypher text of an integer of a≤z≤b is E(z).例文帳に追加

本発明は、１または２個の暗号化数値二進変換装置を用いて、Ｅｌ Ｇａｍａｌ暗号の暗号化関数をＥ（・）とし、ａ≦ｚ≦ｂとなる整数ｚの暗号文をＥ（ｚ）としたとき、Ｅ（ｚ）を入力として、ｚをｔ桁の二進数表記とした桁ごとの暗号文を求める暗号化数値二進変換システムに適用される。 - 特許庁

A DAC comprises a plurality of current source circuits configured to operate responsive to respective different bias voltage signals and respective true and complementary binary digit signals.例文帳に追加

ＤＡＣは、それぞれの相異なるバイアス電圧信号とそれぞれの真及び相補２進ディジット信号に応答して動作するように構成される複数個の電流ソース回路を備えることを特徴とする。 - 特許庁

An operating method includes providing respective different bias voltage signals during a normal operation responsive to a binary digit signal applied to respective different stages.例文帳に追加

動作させる方法は、相異なるステージに印加される２進ディジット信号に応答して正常動作の間に相異なるバイアス電圧信号を提供する段階を含むことを特徴とする。 - 特許庁

A ROM 12 of a main board 10 is provided with a data table storing input data being binary number data having the value of each bit 21 at each digit and data on the number of pay-out balls corresponding to this each input data.例文帳に追加

主基板10のＲＯＭ12には、上記各ビット21の値を各桁に有する二進数データである入力データと、この各入力データに対応する払出個数データとが記憶されたデータテーブル13が設けられる。 - 特許庁

The information transmitted to the sending end device (100) from the transmission source device takes usually a form of an electronic product code ("EPC") of binary digit or an identity ("ID") information.例文帳に追加

送信元デバイスから送信先デバイス（１００）に伝達される情報は、通常、２進数の電子製品コード（「ＥＰＣ」）または識別（「ＩＤ」）情報の形をとる。 - 特許庁

An AM demodulation signal outputted from the digital controlled oscillator is used as a data sampling control signal to perform sample hold of the plurality of control signals and perform binary digit conversion of the control signals, thereby obtaining an FSK demodulation signal.例文帳に追加

上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得る。 - 特許庁

In the arithmetic unit which multiplies a multiplicand and a multiplier for the binary system, Addition-based calculation is performed according to the arrangement from the last digit of bits in multiplication, then at least either the addition-based or subtraction-based calculation is sequentially performed.例文帳に追加

二進法に係る被乗数と乗数との乗算を行う演算装置において、乗数におけるビットの数値の下桁側からの配列に応じて、加算基調の演算を行った後に、該加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行うことを決定する。 - 特許庁

This differential coding circuit 100 comprising a 1-bit 2-stage serial parallel conversion circuit 110, a two-digit binary adder 130, N-stage delay registers 141, 142, and exclusive OR circuits 120, 150 can conduct differential coding with time delays of the N-stage delay registers 141, 142 only.例文帳に追加

１ビット２段の直並列変換回路１１０、二桁２進加算器１３０、Ｎ段遅延レジスタ１４１及び１４２、排他的論理和回路１２０及び１５０から構成される差動符号化回路１００は、Ｎ段遅延レジスタ１４１及び１４２の時間遅延のみで差動符号化ができる。 - 特許庁

Continuous binary digit data series are converted into an input data word of 4-bit unit, then converted into an output cord word string of 6-bit unit which satisfies the (1, 7) RLL rule or the (1, 8) RLL rule, and auxiliary information is further added to record or transmit it.例文帳に追加

連続する２進数のデータ系列を４ビット単位の入力データ語に変換した後に、（１，７）ＲＬＬ規則または（１，８）ＲＬＬ規則を満足する６ビット単位の出力符号語列に変換し、さらに補助情報を付加して記録や伝送する。 - 特許庁

After it is confirmed that a special signal pattern corresponding to a code key is inputted to the string bit (binary digit) of an image data signal in a vertical blanking period 103 (106) or horizontal blanking period that is the period where no image data signal is inputted, a parameter other than a display image data is received.例文帳に追加

画像データ信号が入力されない期間である垂直ブランキング期間１０３（１０６）または水平ブランキング期間に、画像データ信号のビット列に暗号鍵に相当する特殊な信号パターンが入力されたことが認識された後、表示画像データ以外のパラメータを受信する。 - 特許庁

Based on the LSB bit information of an input digital signal IN for setting one by the value of a binary digit from the LSB side, the first condition branch circuit 20 creates boundary bit information becoming the boundary of continuous arrangement in the bit arrangement of an output digital signal.例文帳に追加

２進数の値分だけＬＳＢ側から１とする入力デジタル信号ＩＮのＬＳＢのビット情報に基づき、第１の条件分岐回路２０は出力デジタル信号のビット配列中の連続配列の境界となる境界ビット情報を生成する。 - 特許庁

An operation unit 4 calculates a deviation between a preset desired value and detection values of voltage and current after AD conversion from the power circuit 1 to be controlled, a positive-negative discrimination of binary data of the deviation thus calculated is made by the bit check unit 5, and a bit position of the most significant digit with "1" or "0" as effective data is checked.例文帳に追加

予め設定された目標値と制御対象となる電源回路１からのＡＤ変換後の電圧や電流の検出値との偏差を演算部４で算出し、ビット確認部５でこの算出した偏差の２進数データの正負判定を行うとともに、その有効データとして“１”もしくは“０”が存在する最上位１桁のビット位置を確認する。 - 特許庁

Each processor element generates data obtained by fixing a digit designated when writing a numerical value characteristic to the processor element by a binary system to '0' or '1', compares the data generated by each processor element and a numerical value designated by an instruction code simultaneously through all the processor elements, and sets the comparing result to a flag included in the arithmetic control register.例文帳に追加

各プロセッサエレメントにて、プロセッサエレメントに固有の数値を２進法により表記させた際の、指定された位を“０”若しくは“１”に固定させたデータを生成し、上記の各プロセッサエレメントにて生成されたデータと、命令コードにより指定された数値を全プロセッサエレメントに渡って同時に比較し、比較結果を上記演算制御レジスタに含まれるフラグに設定する。 - 特許庁

The bar code read part 14 inputs binary data of bar codes Ba, Bb, etc., from a scanner 11 through the character recognition part 13, bar code read FC 103 from the FC management part 12, and the digit specification information 104 from the character recognition part 13 to decode the bar codes Ba, Bb, etc.例文帳に追加

バーコード読取部１４は、スキャナ１１より文字認識部１３を介してバーコードＢａ，Ｂｂ，…の二値画像データを入力するとともに、ＦＣ管理部１２よりバーコード読取ＦＣ１０３を入力し、文字認識部１３より桁指定情報１０４を入力して、バーコードＢａ，Ｂｂ，…を解読（デコード）する。 - 特許庁

Even if each output codeword of 6-bit unit, obtained by encoding an input data word of 4-bit unit respectively, is sequentially direct coupled as the output codeword column of a binary digit, it is the output codeword satisfying a RLL(1,7)(runlength limited) rule and includes a region for recording and playing the output codeword string.例文帳に追加

４ビット単位の入力データ語をそれぞれ符号化して得た６ビット単位の各出力符号語は２進数の出力符号語列として順次直接結合しても（１，７）ＲＬＬ（ラン・レングス・リミテッド）規則を満足する出力符号語であり、前記出力符号語列を記録再生する領域を有する。 - 特許庁