「bit timing」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A bit counter 112 generates slot timing upon receiving the frame synchronization signal.例文帳に追加

ビットカウンタ１１２はスロット同期信号を受けてスロットタイミングを生成する。 - 特許庁

ALTERNATIVE SENSOR FOR TRACKING AND TIMING IN BIT PATTERNED MEDIA例文帳に追加

ビットパターン化された媒体におけるトラッキング並びにタイミング用代替センサ - 特許庁

Image and sound bit streams (a) and (b) are generated as a chunk at the timing of a chunk generation timing signal (q).例文帳に追加

画像および音声ビットストリームａ、ｂは、チャンク生成タイミング信号ｑのタイミングで、チャンク生成される。 - 特許庁

A timing circuit 5A generates a timing signal ts with timing based respectively on dummy bit line signals BA, BB propagated to each dummy bit line 13A, 13B of each dummy cell column.例文帳に追加

タイミング回路５Ａは、各ダミーセル列の各々のダミービット線１３Ａ，１３Ｂに伝播したダミービット線信号ＢＡ，ＢＢにそれぞれ基づくタイミングでタイミング信号ｔｓを発生する。 - 特許庁

The bit selection control circuit 20 consists of a timing generating section 21, a maximum value storage section 22, a bit shift section 23, a decision/count section 24, and a bit shift section 25.例文帳に追加

ビット選択制御回路２０は、タイミング発生部２１、最大値保持部２２、ビットシフト部２３、判定／計数部２４、ビットシフト部２５から成る。 - 特許庁

The correction of the image bit map consists of subscanning timing and exposure adjustment.例文帳に追加

画像ビットマップの補正とは、副走査タイミングと露光量調整よりなる。 - 特許庁

VOLTAGE-CONTROLLED OSCILLATOR AND MULTI-BIT RATE TIMING EXTRACTING CIRCUIT USING THE SAME例文帳に追加

電圧制御オシレータ及びそれを用いたマルチビットレート・タイミング抽出回路 - 特許庁

ANALOG FRONT END TIMING GENERATOR (AFE/TG) HAVING BIT SLICE OUTPUT MODE例文帳に追加

ビット・スライス出力モードを持つアナログ・フロントエンド・タイミング発生器（ＡＦＥ／ＴＧ） - 特許庁

The delay time is inserted bit by bit in such timing that the user is hard to notice the insertion, for example, when scene is switched or the like.例文帳に追加

遅延時間は、例えばシーン切り替わり時などユーザが気づきにくいタイミングでわずかずつ挿入する。 - 特許庁

CUTTER BIT REPLACEMENT TIMING SENSING APPARATUS OF SHIELD MACHINE AND CUTTER BIT CHARGING DEVICE OF SHIELD MACHINE EQUIPPED THE SAME例文帳に追加

シールド掘進機のカッタビット交換時期検知装置及び該装置を備えたシールド掘進機のカッタビット交換装置 - 特許庁

When a timing library creation device 100 creates a timing library of a 4-bit register circuit, simulation is performed only for a part of 1-bit registers on all operating conditions contained in the timing library, and a timing library is created assuming that the delay value and timing constraint value obtained as a result are also the delay values and timing constraint values of other 1 bit registers.例文帳に追加

タイミングライブラリ作成装置１００が４ビットレジスタ回路のタイミングライブラリを作成する場合、一部の１ビットレジスタについてのみ、タイミングライブラリに含まれるすべての動作条件でシミュレーションが行われ、その結果得られた遅延値やタイミング制約値が、他の１ビットレジスタの遅延値やタイミング制約値でもあるとして、タイミングライブラリが作成される。 - 特許庁

To highly accurately perform recording timing synchronization to a bit pattern arrangement in a patterned medium.例文帳に追加

パターン媒体におけるビットパターン配列への記録タイミング同期を高精度に行う。 - 特許庁

Adders 2, 3 cumulatively add the I-phase signal and the Q-phase signal by bit timing.例文帳に追加

加算器２，３はＩ相信号，Ｑ相信号をビットタイミングにて累積加算する。 - 特許庁

Then, the timing of activating the global bit line is controlled by using the dummy cell group 14.例文帳に追加

そして、ダミーセル群１４を用いてグローバルビット線の活性化タイミングを制御する。 - 特許庁

The timing generation circuit includes a timing selection circuit for selecting a timing with a predetermined sequence from among timings in which each of bit line signals in the plurality of bit lines changes, and generates an activation timing for activating the plurality of sense amplifiers based on the selected timing.例文帳に追加

前記タイミング生成回路は、前記複数のビット線における各ビット線信号が変化するタイミングの中から予め定められた順番のタイミングを選択するタイミング選択回路を有し、選択されたタイミングに基づいて、前記複数のセンスアンプを活性化する活性化タイミングを生成する。 - 特許庁

A plurality of bit streams are decoded in time division manner at a timing of a synchronized signal of each channel.例文帳に追加

各チャンネルの同期信号のタイミングで、複数のビットストリームが時分割でデコードされる。 - 特許庁

The data conversion section 16 outputs a pulse in a timing of a stop bit of serial received data 110.例文帳に追加

データ変換部16では、シリアル受信データ110 のストップビットのタイミングでパルスを出力する。 - 特許庁

WORD CLOCK GENERATOR TO SYNCHRONIZE WITH TIMING REFERENCE BIT STRING IN SERIAL DIGITAL SIGNAL例文帳に追加

シリアル・デジタル信号に内在するタイミング基準ビット列に同期するワード・クロック発生器 - 特許庁

After that, a sense amplifier of a selected pair of bit lines is activated with timing being different from timing at the time of a normal write-in mode, the pair of bit lines is driven, and sufficient voltage is applied.例文帳に追加

その後、通常の書き込みモード時とは異なるタイミングで、選択されたビット線対のセンスアンプを活性化して、上記ビット線対を駆動し十分な電圧を印加する。 - 特許庁

To provide a magnetic recording medium capable of controlling the recording/reproducing timing of a magnetic head with respect to a bit carrier of a bit-patterned medium.例文帳に追加

ビットパターンドメディアのビット担体に対して磁気ヘッドの記録・再生タイミングを制御することが可能な磁気記録装置を提供する。 - 特許庁

A bit pattern is detected and intervals are measured in the single end bit serial signal, and the timing signal is activated in that period.例文帳に追加

シングルエンドビットシリアル信号内においてビットパターンが検知され且つインターバルが計測され、その期間中に、タイミング信号が活性化される。 - 特許庁

At timing when the potential of the replica bit line RBL reaches a predetermined value, the bootstrap circuit 3 drives the bit line BLt to the negative potential.例文帳に追加

ブートストラップ回路３は、レプリカビット線ＲＢＬの電位が所定の値となったタイミングでビット線ＢＬｔを負電位に駆動する。 - 特許庁

The semiconductor memory device has: bit lines; a plurality of memory cells connected to the bit lines; a precharge circuit of the bit line; a leak current detecting circuit of the bit line; and a precharge release timing control circuit for controlling precharge release timing of the precharge circuit depending on detected result of the leak current detecting circuit.例文帳に追加

ビット線と、ビット線に接続された複数のメモリセルと、ビット線のプリチャージ回路と、ビット線のリーク電流検出回路と、リーク電流検出回路の検出結果によりプリチャージ回路のプリチャージ解除タイミングを制御するプリチャージ解除タイミング制御回路と、を有する。 - 特許庁

A bit rate determination processing means supplies data deletion timing when an effective bit rate is determined to exceed the target bit rate on the basis of image data which is compressed and encoded.例文帳に追加

ビットレート判断処理手段が圧縮符号化された画像データに基づいて、実効ビットレートが目標ビットレートを越えると判断した時にデータ削除タイミングを供給する。 - 特許庁

The stored data is taken out at a timing of the clock of the timing control part 6 according to whether or not the shift amount exceeds the predetermined limit processing bit.例文帳に追加

この保持されたデータは、シフト量が限界処理ビットを超えたか否かに応じたタイミング制御部６のクロックのタイミングにより取り出される。 - 特許庁

The timing generation circuit supplies a timing signal to the sense amplifier in response to the first data and the second data transmitted to dummy bit line pairs.例文帳に追加

タイミング発生回路は、ダミービット線対に伝播された第１のデータ及び第２のデータに応じて、タイミング信号をセンスアンプに供給する。 - 特許庁

Cells 200 to 207 generated by putting bit map data one over another are combined to generate a timing chart.例文帳に追加

ビットマップデータを重ね合わせて作成したセル２００〜２０７を合成させ、タイミングチャートを作成する。 - 特許庁

A timing count circuit 34 detects an EWS (Emergency Warning System) flag by referring to a prescribed bit of the AC 1 signal.例文帳に追加

タイミングカウント回路３４は、ＡＣ１信号の所定ビットを参照し、ＥＷＳフラグを検出する。 - 特許庁

The coincident or dissident output is selected by 1-bit time division switches 5a-5c in switched timing.例文帳に追加

この一致又は不一致の出力をタイミング切り替で１ビットの時分割スイッチ５ａ〜５ｃで選択する。 - 特許庁

A timing counting circuit 34 detects an EWS (Emergency Warning System) flag by referring to the 26-th bit of the TMCC signals.例文帳に追加

タイミングカウント回路３４は、ＴＭＣＣ信号の２６ビット目を参照し、ＥＷＳフラグを検出する。 - 特許庁

To obtain highly accurate bit timing on a transmission line large in delay distribution.例文帳に追加

遅延分散の大きな伝送路において精度の良いビットタイミングを得られるようにすることを課題とする。 - 特許庁

DATA TRANSMISSION METHOD AND APPARATUS BETWEEN TIMING CONTROLLER AND SOURCE DRIVER WITH ADDITIONAL BIT ERROR RATE TEST FUNCTION例文帳に追加

ビットエラー率テスト機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置 - 特許庁

A timing generator 51 detects a V-Blanking signal, generates a signal GOP-START synchronously with a timing, when the V-Blanking signal is released and provides an output of it to a bit rate counter 52.例文帳に追加

タイミングジェネレータ５１は、V-Blanking信号を検出し、V-Blanking信号が解除されたタイミングに同期して、信号GOP_STARTを発生し、ビットレートカウンタ５２に出力する。 - 特許庁

When HDLC pattern data are detected twice by a specified pattern comparing part 26 at the same time interval as the transmission cycle of frames, the bit of the next bit clock timing is decided as being the frame bit of each frame.例文帳に追加

特定パターン比較部２６にて、ＨＤＬＣパターンデータを、フレームの送信周期と同じ時間間隔で２回検出されると、次のビットクロックタイミングのビットを、各フレームのフレームビットと判断する。 - 特許庁

At a receiving side device, a flag detection portion 1-5 detects a flag bit string from the received signal by the flag bit timing signal with a period of one clock and notifies the frame reception status to a data extraction portion 1-6, and the data extraction portion 1-6 extracts the data bit from the received signal by the data bit timing signal with a period of two clocks.例文帳に追加

受信側装置では、フラグ検出部１−５は、１クロック周期のフラグビットタイミング信号で受信信号からフラグビット配列を検出し、データ抽出部１−６にフレーム受信状態を通知し、データ抽出部１−６は、２クロック周期のデータビットタイミング信号で受信信号からデータビットを抽出する。 - 特許庁

In addition, since the readout of the n-bit parallel data #1-#n synchronized to a system clock clk can be started not from the data of the leading bit #1, but from that of the next bit #2, the outputting timing of the data #2-#n of the bits after the leading bit also becomes earlier.例文帳に追加

さらに、システムクロックｃｌｋに同期したｎビットのパラレルデータの読み出しを先頭ビットからではなく先頭ビットの次のビットのデータから行なうことができるため、先頭ビット以降のビットのデータ＃２〜＃ｎの信号が出力されるタイミングも早まる。 - 特許庁

A first counter 10 generates a timing signal S10 to be asserted every time counting the bit clock BCK M times.例文帳に追加

第１カウンタ１０は、ビットクロックＢＣＫをＭ回カウントするごとにアサートされるタイミング信号Ｓ１０を生成する。 - 特許庁

A lower bit data is similarly modulated to a second PWM signal at the comparing part 13 during the second timing period.例文帳に追加

第２のタイミング期間では下位ビットのデータを、同様に比較部で第２のＰＷＭ信号に変調する。 - 特許庁

A control circuit 17A has a PE bit detecting function 17a and a transmission power source timing control function 17b.例文帳に追加

制御回路１７Ａに、ＰＥビット検出機能１７ａと、送信電源タイミング制御機能１７ｂとを持たせる。 - 特許庁

In the correction PCR value calculation method, a time difference between PCR input timing before bit rate conversion and output PCR timing after the bit rate conversion is calculated, and a value resulting from adding the time difference value to an input PCR value is replaced with a PCR value after the bit rate conversion as a correction PCR value.例文帳に追加

ビットレート変換前のＰＣＲ入力タイミングとビットレート変換後の出力ＰＣＲタイミングとの時間差値を算出し、その時間差値を入力ＰＣＲ値に加算した値を補正ＰＣＲ値としてビットレート変換後のＰＣＲ値と置き換えるようにしたものである。 - 特許庁

The phase difference decision section 13 has a 1st adjustment section that shifts transmission timing in the unit of prescribed K-bits on the basis of the phase difference, a 2nd adjustment section that shifts the timing in the unit of one bit and a 3rd adjustment section that shifts the timing in the unit of 1/n bit.例文帳に追加

位相差判定部１３は、位相差に基づき、所定のＫビット単位で送信タイミングをシフトさせるための第１の調整部、１ビット単位でタイミングをシフトさせるための第２の調整部、および１／ｎビット単位でタイミングをシフトさせるための第３の調整部を有する。 - 特許庁

Before receiving the 204-th bit which is a final bit composing the AC signal, a receiving part 12 determines whether the earthquake motion warning information is transmitted at the timing of receiving up to a predetermined bit.例文帳に追加

受信部１２においては、AC信号を構成する最後のビットである２０４ビット目が受信される前に、所定のビットまで受信されたタイミングで、地震動警報情報が伝送されてきたか否かが判定される。 - 特許庁

Then, a timing when the length of one character for deciding the bit position is increased or decreased corresponding to the detected bit position is provided by an inverter 5e and NAND gates 5f-5i of the bit position deciding part 5.例文帳に追加

そして、ビット位置決定部５のインバータ５ｅおよびＮＡＮＤゲート５ｆ〜５ｉにより、ビット位置を決定するための１キャラクタの長さを、検出されたビット位置に応じて増減するようなタイミングを提供する。 - 特許庁

A bit-rate decision processor 1-4 outputs a data-deletion timing signal 1-(N) to a data-output switch 1-5 and a data-input switch 1-6, when the exceeding of a target bit rate of an effective bit rate is decided.例文帳に追加

ビットレート判定処理部１−４は、実効ビットレートが目標ビットレートを超えると判定すると、データ出力スイッチ１−５とデータ入力スイッチ１−６とにデータ削除タイミング信号１−（Ｎ）を出力する。 - 特許庁

Then, rather than having the bit information of multiframe as a whole fetched into a memory circuit 32 only the bit information which is decided as being the frame bit is fetched and based on the fetched contents, the timing at the head of multiframe is detected.例文帳に追加

そして、メモリ回路３２に、マルチフレーム全体のビット情報を取込むのではなく、そのフレームビットと判断したビット情報のみを取り込み、その取込んだ内容に基いて、マルチフレームの先頭のタイミングを検出する。 - 特許庁