| 例文 |
cache consistencyの部分一致の例文一覧と使い方
該当件数 : 65件
To hold consistency between an instruction/data cache and a main memory.例文帳に追加
命令/データ・キャッシュとメイン・メモリ間の整合性を保つ。 - 特許庁
PROCESSOR, PROCESSOR SYSTEM AND CACHE CONSISTENCY CONTROLLING METHOD例文帳に追加
プロセッサ、プロセッサシステム及びキャッシュ一貫性制御方法 - 特許庁
STORAGE CLUSTER SYSTEM HAVING CACHE CONSISTENCY GUARANTEE FUNCTION例文帳に追加
キャッシュ一貫性保証機能を有するストレージクラスタシステム - 特許庁
MECHANISM FOR MAINTAINING CACHE CONSISTENCY IN COMPUTER SYSTEM例文帳に追加
コンピュータ・システム内でキャッシュ整合性を維持するためのメカニズム - 特許庁
To realize both the safety and consistency of data on a cache.例文帳に追加
キャッシュ上データの安全性と整合性を両立させる。 - 特許庁
MULTIPROCESSOR COMPUTER, METHOD FOR GUARANTEEING CACHE CONSISTENCY, AND PROGRAM例文帳に追加
マルチプロセッサ計算機、キャッシュ整合性の保証方法、及びプログラム - 特許庁
MULTIPROCESSOR SYSTEM AND METHOD FOR MAINTAINING CACHE CONSISTENCY OF THEREOF例文帳に追加
マルチプロセッサシステム及びマルチプロセッサシステムのキャッシュ一貫性維持方法 - 特許庁
CACHE CONSISTENCY CONTROL METHOD, CHIP SET AND MULTIPROCESSOR SYSTEM例文帳に追加
キャッシュ一貫性制御方法およびチップセットおよびマルチプロセッサシステム - 特許庁
To process cache mis-request processing and flash processing while keeping the consistency of a cache memory.例文帳に追加
キャッシュメモリの整合性を保ちながら、キャッシュミスリクエスト処理とフラッシュ処理とを並行して処理する。 - 特許庁
Since the cache 814 is prepared only for writing data, it is unnecessary to measure the consistency of the cache 814.例文帳に追加
キャッシュは命令専用なのでデータ書込みによってキャッシュの一貫性を測定する必要はない。 - 特許庁
Since a cache consistency circuit 816 is included in the mega-cell and a selected signal is monitored, consistency in the cache 814 in emulation and debugging can be held.例文帳に追加
メガセル内にキャッシュ一貫性回路816を含み、選択された信号を監視することによりエミュレーションとデバッギング中のキャッシュ内の一貫性を保つ。 - 特許庁
To maintain, with software, consistency of a cache in a memory area to which only an access utilizing the cache is allowed.例文帳に追加
キャッシュを利用するアクセスのみ許されるメモリ領域にかかるキャッシュの一貫性をソフトウェアで維持する。 - 特許庁
To provide an apparatus for managing cache consistency preventing an unneeded transaction.例文帳に追加
不必要なトランザクションを防止できるキャッシュ一貫性管理装置を提供する。 - 特許庁
To provide a multiprocessor system and a method for maintaining cache consistency of thereof.例文帳に追加
マルチプロセッサシステム及びマルチプロセッサシステムのキャッシュ一貫性維持方法を提供する。 - 特許庁
To guarantee consistency between the data of a cache memory and the data of an external memory when load/store instructions to a no-write allocation area compete with each other in a non-blocking cache.例文帳に追加
ノンブロッキング・キャッシュでノーライト・アロケイト・エリアに対するロード/ストア命令が競合した場合に、キャッシュメモリのデータと外部メモリのデータとの整合性(consistency)を保証できるようにする。 - 特許庁
TRANSACTION CACHE CONSISTENCY MAINTENANCE SYSTEM IN MOBILE COMPUTER ENVIRONMENT, AND ITS METHOD例文帳に追加
移動コンピュータ環境におけるトランザクションキャッシュ一貫性維持システム及びその方法 - 特許庁
To make individual writing processing to a cache efficient while securing the consistency of all cache data.例文帳に追加
キャッシュデ−タ全体の一貫性を確保しながら、キャッシュそれぞれの書き込み処理の効率化を図ることを目的とする。 - 特許庁
To provide a storage cluster system which reduces cost concerning lead cache invalidate processing and guarantees consistency of the cache.例文帳に追加
リードキャッシュインバリデート処理にかかるコストを低減し、キャッシュの一貫性を保証するストレージクラスタシステムを提供すること。 - 特許庁
CACHE CONSISTENCY GUARANTEEING METHOD FOR PARALLEL COMPUTER SYSTEM, AND THE PARALLEL COMPUTER例文帳に追加
並列計算機システムにおけるキャッシュ一貫性保証方法及びその並列計算機 - 特許庁
To automatically control cache consistency between a plurality of calculation nodes such that target performance of a distributed cache system is achieved.例文帳に追加
分散キャッシュシステムの目標性能が達成されるように、複数の計算ノード間のキャッシュコンシステンシを自動的に制御すること。 - 特許庁
The data consistency determination unit 6 can also determine the consistency of the data on the basis of the data address written to the cache memory.例文帳に追加
データ整合性判定部6は、キャッシュメモリに書き込まれたデータのアドレスに基づいて、データの整合性を判定することもできる。 - 特許庁
To reduce the power consumption of cache memories while maintaining the consistency of cache data if a processor makes transition to an operation stop state.例文帳に追加
プロセッサが動作停止状態に移行した場合、キャッシュデータの一貫性を保持しつつ、キャッシュメモリの消費電力を削減できる。 - 特許庁
To reduce transactions for keeping cache consistency in a main memory sharing multiprocessor.例文帳に追加
主記憶共有マルチプロセッサにおいて、キャッシュ一貫性を保持するためのトランザクションを削減する。 - 特許庁
To provide a mechanism and a method for maintaining cache consistency in a computer system.例文帳に追加
コンピュータ・システム内でキャッシュ整合性を維持するためのメカニズムおよび方法を提供すること。 - 特許庁
To facilitate program debugging in a processor system on which a cache consistency maintaining mechanism is not mounted.例文帳に追加
キャッシュ一貫性維持機構を搭載していないプロセッサシステムについてプログラムデバッグの容易化を実現する。 - 特許庁
The complexity of remote filesystems lies in maintaining cache consistency between the server and its many clients. 例文帳に追加
リモートファイルシステムの複雑さは、サーバと多くのクライアントの間のキャッシュの一貫性を維持することにあります。 - FreeBSD
To hold data consistency of a cache memory and a real memory and to reduce CPU processing loads.例文帳に追加
キャッシュメモリと実メモリのデータ一貫性を保つとともに、CPUの処理の負荷を減らすことができるようにする。 - 特許庁
To use a cache memory for another purpose other than the purpose of maintaining data consistency with a main memory.例文帳に追加
キャッシュメモリをメインメモリとのデータの一貫性を維持するという目的以外の目的でも利用可能にする。 - 特許庁
To provide a data consistency control system which, while simplifying data consistency control, eliminates the need for a cache agent to have a buffer of sufficiently large size to prevent deadlock, and a data consistency control method.例文帳に追加
データ一貫性制御を単純なものとしつつ、キャッシュエージェントにデッドロックを防止するための十分大きなサイズのバッファを持つ必要のないデータ一貫性制御システム及びデータ一貫性制御方法を提供する。 - 特許庁
Cache memories 3-1 to 3-n are provided in cache memory devices 2 attached to respective processors 1 of the parallel computer and different consistency management systems are assigned to the respective cache memories 3-1 to 3-n.例文帳に追加
並列計算機の各プロセッサ1に付随するキャッシュメモリ装置2内に複数のキャッシュメモリ3−1〜3−nを設け、それぞれのキャッシュメモリ3−1〜3−nにそれぞれ別の一貫性管理方式を割り当てる。 - 特許庁
The cache control part determines whether or not to relax the consistency based on the target performance and the calculated transfer amount.例文帳に追加
キャッシュ制御部は、目標性能と算出された転送量に基づいて、コンシステンシを緩和するか否かを決定する。 - 特許庁
The system can be operated by the cache consistency controlling method applicable both to a write invalidation protocol and to a write update protocol.例文帳に追加
ライト無効化プロトコルとライト更新プロトコルの両方に適用可能なキャッシュ一貫性制御方法で動作可能である。 - 特許庁
A data consistency determination unit 6 reads out the data from the cache memory 2 subsequent to the end of a data write, and creates second check data anew.例文帳に追加
データ整合性判定部6は、データの書込み終了後にキャッシュメモリ2からデータを読み出し、第2検査用コードを改めて生成する。 - 特許庁
The data managing section reads data per predetermined size from the first file management table into the first cache, reads data per predetermined size from the second file management table into the second cache, extracts data per first size from the data read in the first cache and the data read in the second cache and tests consistency thereof.例文帳に追加
データ管理手段は、第1のファイル管理テーブルから所定のサイズ毎のデータを第1のキャッシュに読み込み、第2のファイル管理テーブルから所定のサイズ毎のデータを第2のキャッシュに読み込み、第1のキャッシュに読み込んだデータと第2のキャッシュに読み込んだデータから第1のサイズ毎のデータを抽出して整合性を検査する。 - 特許庁
A programmer's arbitrary specification can use the cache memory 21 as fixed address memory in way units, so that the cache memory 21 can be partly used as a fast memory requiring no data consistency with a main memory.例文帳に追加
プログラマの任意の指定により、キャッシュメモリ21をウェイ単位で固定アドレスメモリとして使用できるようにしたため、キャッシュメモリ21の一部を、メインメモリとのデータの一貫性を要求しない高速メモリとして利用できる。 - 特許庁
Thus, the multiprocessor system can reduce a power consumption of the system for maintaining cache consistency without using a complex logic.例文帳に追加
このような本発明のマルチプロセッサシステムは、キャッシュ一貫性維持のための複雑なロジックを使用しないことによって、システムの電力消耗を減らすことができる。 - 特許庁
Each processor core is placed in a power-saving mode or in a non-operating state, and the cache memory is brought into in a state capable of responding to a consistency management request, whereby the system continues operation as the whole and continuously manages the consistency.例文帳に追加
それぞれのプロセッサコアを節電モードすなわち非動作状態に置き、キャッシュメモリを一貫性管理要求に応答可能な状態に置くことにより、システムは全体として動作を持続し、一貫性を管理し続ける。 - 特許庁
A cache memory is divided into cache blocks 201 consisting of plural addresses and the update frequencies of the cache blocks 201 are measured, and the cache protocol for maintaining the consistency of data is dynamically switched from a protocol for a update type to a protocol for an invalidation type and vice versa according to the measurement results.例文帳に追加
キャッシュメモリを複数アドレスから成る複数のキャッシュブロックに分割し、各キャッシュブロックの更新頻度を計測し、その計測結果に基づいてデータの一貫性を保つためのキャッシュプロトコルを更新型向きから無効化型向きへ、または無効化型向きから更新型向きへ動的に変化させるように動的にキャッシュプロトコルを切り替える。 - 特許庁
To obtain a power saving function with the performance of keeping consistency in a coherent multiprocessing system including cache copies of data values by bringing a processor core into a nonactive state by power-down while a memory access management unit performs a consistency management operation without requiring the operation of the processor core in the active state of a cache memory for storing data values which needs to keep the consistency.例文帳に追加
この発明は、データ値のキャッシュコピーを含むコヒーレント多重処理システムにおいて、一貫性維持を必要とするデータ値を格納するキャッシュメモリがアクティブ状態であって、プロセッサコア自体の動作を必要とせずにメモリアクセス管理ユニットが一貫性管理動作を行う間、プロセッサコアをパワーダウンして非アクティブ状態にすることにより、一貫性を維持する能力と共に節電機能を実現する。 - 特許庁
A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加
キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するDMA(Direct Memory Access)コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、DMA転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をCPUによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁
The 3-dimensional display processing means 102a and 102b comprise the similar means, thereby maintaining the consistency of the 3-dimensional drawing information 111 of the two cache regions.例文帳に追加
三次元表示処理手段102a、102bも同様の手段を備えており、双方のキャッシュ領域の三次元描画情報111の整合性を保つ。 - 特許庁
To provide a multi-core processor system dynamically adding/deleting an area to be used by a multi-core processor as a main memory, while maintaining the consistency of a cache.例文帳に追加
キャッシュの一貫性を保ちつつマルチコアプロセッサがメインメモリとして使用できる領域を動的に追加/削除することができるマルチコアプロセッサシステムを提供する。 - 特許庁
When a volume is taken over among controllers, the original controller sweeps out data of the subject volume on the data cache to a disk and keeps consistency of the disk.例文帳に追加
コントローラ相互間でボリュームを引き継ぐとき、引き継ぎ元コントローラは、データキャッシュ上の対象ボリュームのデータをディスクに掃き出してディスクの整合性を保つようにする。 - 特許庁
Also, a contraction device 330 observes the transaction for keeping the cache consistency flowing through an interconnection network 100 and detects a bit which can be set to 0 in the directory.例文帳に追加
また縮約装置330は、結合網100を流れるキャッシュ一貫性保持のためのトランザクションを観測し、ディレクトリ中で0に設定できるビットを検出する。 - 特許庁
To generate a program load module for automatically maintaining cache consistency between a cache memory of each processor and a main memory or between cache memories with each other even if a plurality of partial programs for reading and writing the same data are respectively allocated to a plurality of processors sharing the main memory are carried out.例文帳に追加
同一データを読み書きする複数の部分プログラムが、主記憶を共有する複数のプロセッサにそれぞれ割り当てられて実行されても、各プロセッサのキャッシュ・メモリと主記憶の間、あるいはキャッシュ・メモリ相互間においてキャッシュの一貫性が自動的に維持されるプログラムのロードモジュールを生成すること。 - 特許庁
When the collapse error of consistency of the RAID 5 occurs to a plurality of disk devices during writing by the write-back processing part 45, a recovery processing part 46 secures a cache stripe region storing the whole stripe data including new data which is a write-back object, on the cache memory 28 and allows a cache control part 42 to manage it.例文帳に追加
リカバリ処理部46は、ライトバック処理部45による書込み時に、複数のディスク装置にRAID5の整合性が崩れるエラーが発生した場合、書戻し対象となった新データを含むストライプ全体のデータを格納したキャッシュストライプ領域をキャッシュメモリ28上に確保してキャッシュ制御部42に管理させる。 - 特許庁
To provide a memory controller and a memory control method for surely controlling the consistency of a cache even at the time of constructing a multi-processor system by using a processor which does not notify information related with cache ejection processing.例文帳に追加
キャッシュ排出処理に関する情報を通知しないプロセッサをもちいてマルチプロセッサシステムを構築した場合であっても確実にキャッシュの整合性制御をおこなうことができるメモリ制御装置およびメモリ制御方法を提供すること。 - 特許庁
To guarantee the consistency of cache data based on a directory system in simple configuration without lowering the performance of a multiprocessor system concerning the system in which plural processors and a shared memory are mutually coupled and the respective processors locally have cache memories.例文帳に追加
本発明は、複数のプロセッサと共有メモリが相互に結合され、各々のプロセッサがキャッシュメモリをローカルに持つマルチプロセッサシステムにおいて、ディレクトリ方式によるキャッシュデータの一貫性を、システムのパフォーマンスを下げることなく、簡易な構成で保証する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright 1994-2010 The FreeBSD Project. All rights reserved. license |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|