1153万例文収録!

「cache of」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > cache ofに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

cache ofの部分一致の例文一覧と使い方

該当件数 : 3207



例文

To enhance efficiency of cache accuracy.例文帳に追加

キャッシュ精度の効率を向上させる。 - 特許庁

To prevent occurrence of cache alias.例文帳に追加

キャッシュエイリアスが発生しないようにする。 - 特許庁

CACHE SYNCHRONOUS CONTROL METHOD OF CLUSTER SYSTEM例文帳に追加

クラスタシステムのキャッシュ同期制御方法 - 特許庁

The cache control section 22 writes the data in the cache A for LAN of the data cache memory 14 into a main storage section 12.例文帳に追加

キャッシュ制御部22はデータキャッシュメモリ14のLAN用キャッシュAのデータを主記憶部12に書き込む。 - 特許庁

例文

To provide a cache controller capable of sampling an address, at which a cache memory is accessed, inside the cache memory.例文帳に追加

キャッシュメモリがアクセスされるアドレスをキャッシュメモリ内に採取できるキャッシュ制御装置を提供する。 - 特許庁


例文

CACHE MEMORY SYSTEM, CACHE MEMORY AND ITS UPDATE METHOD, AND UPDATE METHOD AND UPDATE PROGRAM OF CACHE MEMORY SYSTEM例文帳に追加

キャッシュメモリーシステム、キャッシュメモリー及びその更新方法、キャッシュメモリーシステムの更新方法及び更新プログラム - 特許庁

DEVICE FOR CACHE COMPRESSION ENGINE INCREASING EFFECTIVE CACHE SIZE BY DATA COMPRESSION OF ON-CHIP CACHE例文帳に追加

オンチップキャッシュのデータ圧縮により有効キャッシュサイズを増大させるキャッシュ圧縮エンジンのための装置 - 特許庁

A cache failure judgement means e1 judges cache failure at the access to a cache memory 3 divided into a plurality of cache entries.例文帳に追加

キャッシュミス判定手段e1は、複数のキャッシュエントリに分割されたキャッシュメモリ3に対するアクセス時にキャッシュミスの判定を行う。 - 特許庁

To specify cause of a cache miss of a cache shared by a plurality of processors.例文帳に追加

複数のプロセッサによって共有されるキャッシュのキャッシュミスの原因を特定可能とする。 - 特許庁

例文

The database device obtains the latest cache entry on a cache 231 by a cache track part of the cache device 200, and records it on a cache management table 1312.例文帳に追加

データベース装置は、キャッシュ装置200のキャッシュトラック部により、キャッシュ231上の最新のキャッシュエントリを把握し、これをキャッシュ管理テーブル1312に記録する。 - 特許庁

例文

A cache characteristic acquiring section 101 acquires cache characteristics of the program, referring to a cache characteristic table in which cache characteristics of each program held in a cache characteristic table group 10 is described.例文帳に追加

キャッシュ特性取得部101は、キャッシュ特性テーブル群10が保持するプログラムのキャッシュ特性を記述したキャッシュ特性テーブルを参照して、プログラムのキャッシュ特性を取得する。 - 特許庁

CACHE MEMORY CONTROL SYSTEM OF COMPUTER SYSTEM例文帳に追加

計算機システムのキャッシュメモリ制御方式 - 特許庁

CORRECTION OF CONTROL DATA IN CACHE MEMORY例文帳に追加

キャッシュメモリの中の制御データの修正 - 特許庁

When all the instructions of the program module are cached in a cache memory, the instructions are cached from the cache line L0 to cache line Lw of the cache memory.例文帳に追加

プログラムモジュールの全命令をキャッシュメモリにキャッシュすると、該キャッシュメモリのキャッシュラインL0からキャッシュラインLwにかけてキャッシュされるものとする。 - 特許庁

In a method for testing the real page number bits in a cache directory 304, a specification 306 of a cache is retrieved in order to test the real page number bits of the cache directory associated with the cache to be tested.例文帳に追加

テスト対象のキャッシュに関連付けられたキャッシュ・ディレクトリの実ページ番号ビットをテストするために、当該キャッシュの仕様が検索される。 - 特許庁

The cache controller has a cache directory for managing the allocation of storage areas on the cache and a monitor for maintaining information on the loads and performances of the storage and the cache.例文帳に追加

キャッシュコントローラは、キャッシュ上の記憶領域割当を管理するキャッシュディレクトリと、ストレージとキャッシュの負荷とパフォーマンスの情報を維持するモニタとを備える。 - 特許庁

When count values related to the numbers of cache hits of respective cache lines of the FSA type cache are stored and a certain cache line in the FSA type e.g. is hit, '1' is added to the count value of the cache line, and when both cache tables are mis-hit, '1' is simultaneously subtracted from the count values of all cache lines.例文帳に追加

FSA方式キャッシュの各キャッシュラインのキャッシュヒットの数に関するカウント値が保持され、例えばFSA方式キャッシュのあるキャッシュラインがヒットした場合にはそのキャッシュラインのカウント値が+1され、両キャッシュテーブルがミスヒットした場合には全キャッシュラインのカウント値が一斉に−1される。 - 特許庁

Hardware 20 of the cache way degeneration monitoring device 1 measures a cache hit count representing the number of cache hits.例文帳に追加

また、キャッシュウェイ縮退監視装置1のハードウェア20は、キャッシュにヒットした回数を示すキャッシュヒット数を計測する。 - 特許庁

To enhance the hit probability of a cache and also to reduce the capacity of the cache in a device for deciding the route of a router having the cache.例文帳に追加

キャッシュを有するルータの方路決定装置において、キャッシュのヒット確率を上げると共に、キャッシュの容量を減らす。 - 特許庁

To adaptively vary the number of memory banks for an instruction cache of a primary cache memory and the number of memory banks for a data cache.例文帳に追加

1次キャッシュメモリにおけるインストラクションキャッシュ用のメモリバンクの数とデータキャッシュ用のメモリバンクの数を適応的に変化させる。 - 特許庁

The number of cache writing times to the L0 caches and the victim cache is reduced by using the L0 cache without using the auxiliary cache.例文帳に追加

L0キャッシュ及びビクティムキャッシュへのキャッシュ書き込み回数が補助キャッシュを使用せずにL0キャッシュを使用することによって低減される。 - 特許庁

This cache memory device 200 stores registration information of a first-level cache control part 220 in a second-level cache tag.例文帳に追加

キャッシュメモリ装置200は、第2レベルキャッシュタグに第1レベルキャッシュ制御部220の登録情報を記憶させる。 - 特許庁

The performance of an internal cache is determined by sending a cache miss signal 816 from the cache 814 to the circuit 852.例文帳に追加

キャッシュから性能監視回路にキャッシュ・ミス信号816を送って内部キャッシュの性能を決定する。 - 特許庁

When a master receives a memory access request, access to a first cache directory in an upper level cache of a cache hierarchy is carried out.例文帳に追加

メモリ・アクセス・リクエストをマスタが受けると、キャッシュ階層の上位レベル・キャッシュの第1キャッシュ・ディレクトリをアクセスする。 - 特許庁

The data cache 102 outputs a cache hit signal showing a detection result of a cache hit/error by the access.例文帳に追加

また、データキャッシュ102は、アクセスによるキャッシュヒット/ミスの検出結果を表すキャッシュヒット信号を出力する。 - 特許庁

CACHE MEMORY DEVICE AND METHOD OF CONTROLLING THE SAME例文帳に追加

キャッシュメモリ装置及びその制御方法 - 特許庁

ARRANGEMENT OF CACHE MEMORY IN DISK CONTROLLER例文帳に追加

ディスク制御装置のキャッシュメモリ配置構成 - 特許庁

To decrease the rate of data sharing between cache memories by improving the hit rates of the cache memories.例文帳に追加

キャッシュメモリのヒット率を向上させて、キャッシュメモリ間のデータ共有率を低減する。 - 特許庁

CACHE MEMORY SYSTEM AND OPERATION METHOD CAPABLE OF CONTROLLING NUMBER OF BLOCKS STORED IN CACHE MEMORY例文帳に追加

キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法 - 特許庁

CACHE SYSTEM AND METHOD OF PROVIDING CACHING SERVICE USING CACHE CLOUD CONSTRUCTION例文帳に追加

キャッシュクラウド構造を利用したキャッシュシステムおよびキャッシングサービスの提供方法 - 特許庁

CHANGE-OVER CACHE MEMORY OF INTEGRATED AND SEPARATED TYPES, AND PROCESSOR SYSTEM WITH THE CACHE MEMORY例文帳に追加

統合型分離型切替えキャッシュメモリ及び該キャッシュメモリを備えたプロセッサシステム - 特許庁

A cache tag buffer 270 for storing a part of the cache tag memory 26 is prepared.例文帳に追加

キャッシュタグメモリ260の一部を格納するキャッシュタグバッファ270を用意する。 - 特許庁

STORAGE DEVICE, DISK CACHE CONTROL METHOD AND CAPACITY ALLOCATING METHOD OF DISK CACHE例文帳に追加

ストレージ装置、ディスクキャッシュ制御方法及びディスクキャッシュの容量割当方法 - 特許庁

A cache control device stores data corresponding to a plurality of load instructions in one line of a data area of a cache memory.例文帳に追加

複数のロード命令に対応したデータをキャッシュメモリのデータエリアの1ラインに格納する。 - 特許庁

The false sharing of the first cache line occurs upon updating a first portion of the first cache line in the first local cache by the first local cache controller and subsequent updating a second portion of the first cache line in a second local cache by a second local cache controller.例文帳に追加

第1キャッシュ・ラインの偽共有が発生するのは、第1ローカル・キャッシュ・コントローラによって第1ローカル・キャッシュ内の第1キャッシュ・ラインの第1部分を更新し、その後に、第2ローカル・キャッシュ・コントローラによって第2ローカル・キャッシュ内の第1キャッシュ・ラインの第2部分を更新する場合である。 - 特許庁

A cache determination part 33 of a cache control part 32 determines cache of an address ADR corresponding to counted value CT of a counter section 22.例文帳に追加

キャッシュ制御部32のキャッシュ判定部33は、カウンタ部22のカウント値CTに対応するアドレスADRをキャッシュ判定する。 - 特許庁

Based on a saving instruction of cache data, a CPU11 reads out cache data stored in a cache memory 13 to compress it and creates the compressed cache data.例文帳に追加

キャッシュデータの退避指示に基づいて、CPU11はキャッシュメモリ13に保存するキャッシュデータを読み出して圧縮し、当該圧縮キャッシュデータを生成する。 - 特許庁

The L2 cache 502 is a part of the L3 cache 504, the information 514 stored in the L2 cache 502 is also stored in the L3 cache 504.例文帳に追加

L2キャッシュ502はL3キャッシュ504の一部であるため、L2キャッシュ502に格納される情報514はL3キャッシュ504にも格納される。 - 特許庁

When the encoding to a CACHE command is possible, the CACHE command and data indicating a position of a cache buffer that a cache hits are outputted (S31).例文帳に追加

CACHEコマンドに符号化できる場合、CACHEコマンドとそれに後続する、キャッシュがヒットしたキャッシュバッファの位置を示すデータを出力する(S31)。 - 特許庁

The secondary cache decides the state of the primary cache side without inquiring the primary cache and performs secondary cache side refill and prefetch processing.例文帳に追加

2次キャッシュは、1次キャッシュに問い合わせることなく1次キャッシュ側の状態を判断して、2次キャッシュ側のリフィル及びプリフェッチの処理を行う。 - 特許庁

To provide a data processing apparatus and method for preloading data to cache lines of a cache memory, and controlling a cache maintenance operation for reusing cache lines.例文帳に追加

データをキャッシュメモリのキャッシュラインにプレロードし、キャッシュラインを再利用するためのキャッシュ維持動作を制御するためのデータ処理装置および方法を提供する。 - 特許庁

PRINTER AND CACHE MANAGEMENT METHOD OF IMAGE DATA例文帳に追加

印刷装置、画像データのキャッシュ管理方法 - 特許庁

To provide a technology to specify a form of a cache to permit efficient common use of a binary dimension memory space between use of cache and use of non-cache and to access the cache.例文帳に追加

キャッシュ使用と非キャッシュ使用との間で二進寸法型メモリ空間を効率的に共用することを可能とするキャッシュを形態特定し且つアクセスする技術を提供する。 - 特許庁

CACHE MECHANISM OF RESOURCE AND RESOURCE MANAGEMENT SYSTEM例文帳に追加

リソースのキャッシュ機構およびリソース管理システム - 特許庁

To provide a secondary cache and its diagnosing method capable of executing similar diagnosis to all the secondary caches without increasing a time for diagnosing the secondary cache caused by adding of the capacity of the secondary cache only by adding a small amount of hardware to the secondary cache.例文帳に追加

情報処理装置に接続する2次キャッシュの個数を増やして2次キャッシュの容量を増やすと,2次キャッシュの診断を実行するための時間も同様に増える。 - 特許庁

SYSTEM AND METHOD FOR CANCELING UPDATE OF CACHE MEMORY例文帳に追加

キャッシュメモリの更新キャンセルシステム及び方法 - 特許庁

This example cleans all of the cache files. 例文帳に追加

この例は全てのキャッシュファイルをクリアします。 - PEAR

To provide a cache memory control circuit making effective use of a cache memory, and a cache memory management method.例文帳に追加

キャッシュメモリを有効に利用することができるキャッシュメモリ制御回路およびキャッシュメモリ管理方法を提供すること - 特許庁

A low-order cache destaging means carries out destaging of the data instructed by the high- order cache staging means from the low-order cache.例文帳に追加

下位キャッシュデステージング手段は、上位キャッシュステージング手段から指示されたデータを、下位キャッシュからデステージングする。 - 特許庁

例文

In the cache memories 7, 8, information including cache data and balance information indicative of one of the core 2 or 3 where the information including the cache data is to be moved are stored on each cache line basis.例文帳に追加

キャッシュメモリ7,8には、キャッシュデータを含む情報と当該情報をコア2,3の何れに移動させるかを示すバランス情報とがキャッシュライン毎に記憶されている。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  
Copyright © 2001 - 2008 by the PEAR Documentation Group.
This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ).
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS