「cache of」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

In response to a write request from a host computer 2 to a disk cache device 1, a write cache control means 32 writes data in a cache block of a cache storage means 10 and registers this cache block in a dirty link and stores time information of a time counting means 33.例文帳に追加

ディスクキャッシュ装置１は、ホストコンピュータ２からライト要求があると、ライトキャッシュ制御手段３２が、データをキャッシュ記憶手段１０のキャッシュブロックに書き込み、このキャッシュブロックをダーティリンクに登録し、計時手段３３の時間情報を格納する。 - 特許庁

During execution of a cache line (current line) including an instruction to be executed, both a cache line (next line) following the above cache line and a cache line (branch destination line) including the branch destination instruction of a branch instruction included in the current line are prefetched to an instruction cache.例文帳に追加

実行対象となっている命令を含むキャッシュライン（現ライン）の実行中に、それに続くキャッシュライン（ネクストライン）および現ラインに含まれる分岐命令の分岐先命令を含むキャッシュライン（分岐先ライン）の両者を命令キャッシュにプリフェッチする。 - 特許庁

If a cache error occurs in any of cache memories, new data from the memory 2 is registered in the initial registration cache 32(step S41-1), and data replaced in the initial registration cache 32 is registered in the secondary cache 34(step S41-2).例文帳に追加

全キャッシュメモリでキャッシュミスが生じると、メモリ２からの新規データは初期登録キャッシュ３２に登録され（ステップＳ４１−１）、初期登録キャッシュ３２で置き換えられたデータは２次キャッシュ３４に登録される（ステップＳ４１−２）。 - 特許庁

When the lower level cache receives a cache operation (i.e., a store operation or a snooped kill) requiring invalidation of a program instruction in the L1 instruction cache, the L2 cache sends an invalidation transaction (e.g. icbi) to the instruction cache.例文帳に追加

下位レベル・キャッシュが、Ｌ１命令キャッシュの中のプログラム命令の無効化を要求するキャッシュ操作（即ち、記憶操作又はスヌープされたキル）を受け取ったとき、Ｌ２キャッシュは無効化トランザクション（例えば、ｉｃｂｉ）を命令キャッシュへ送る。 - 特許庁

A second control part 14 deletes a cache entry without using a route for the cache entry when a count value of the cache entry is not matched with a count value of a routing entry used to determine the route for the cache entry even if the cache entry that hits a destination address of a packet exists in the cache table 13 upon receiving the packet.例文帳に追加

第２の制御部１４は、パケットの受信時に、パケットの宛先アドレスにヒットするキャッシュエントリがキャッシュテーブル１３にあっても、そのキャッシュエントリのカウント値とそのキャッシュエントリのルートの決定に用いられたルーティングエントリのカウント値とが一致しない場合は、そのキャッシュエントリのルートを使用せず、そのキャッシュエントリを削除する。 - 特許庁

A cache data storage device 102 n times as large as the cache region 101 on the virtual address space is prepared, and one byte each of the cache region specified when referring to and updating the cache region is made to correspond one to one to the block of n bytes prepared in the number corresponding to the size of the cache region in the cache data storage device.例文帳に追加

仮想アドレス空間上のキャッシュ領域１０１のｎ倍のキャッシュデータ記憶装置１０２を用意し、キャッシュ領域参照、更新時に指定したキャッシュ領域の各１バイトとキャッシュデータ記憶装置にキャッシュ領域の大きさの数だけ用意したｎバイトのブロックとを１対１に対応させる。 - 特許庁

When the temporary digital cache is issued, the amount corresponding to the temporary digital cache is not subtracted from the account of the customer.例文帳に追加

仮電子マネーの発行時には、顧客の口座から仮電子マネー相当額の減額は行われない。 - 特許庁

The disk controller 14 which receives the request updates the disk cache 16 with the contents of the transferred cache data.例文帳に追加

依頼を受けたディスクコントローラ１４は転送されたキャッシュデータの内容でディスクキャッシュ１６を更新する。 - 特許庁

The code placement reduces the occurrences of inter cache-line sequential flows when the code is loaded from the memory to the cache.例文帳に追加

コード配置は、メモリからキャッシュにロードされた場合のインターキャッシュラインシーケンシャルフローの出現を減らす。 - 特許庁

To process cache mis-request processing and flash processing while keeping the consistency of a cache memory.例文帳に追加

キャッシュメモリの整合性を保ちながら、キャッシュミスリクエスト処理とフラッシュ処理とを並行して処理する。 - 特許庁

The locked cache part is locked so that the automatic replacement processing can not change the contents of the locked cache.例文帳に追加

ロックド・キャッシュ部分は、自動置換処理がロックド・キャッシュの内容を変更できないよう、ロックされる。 - 特許庁

In the case of a cache hit, the prefetch mechanism 6 and the data cache 3 do not execute anything to end instruction processing.例文帳に追加

キャッシュヒットの場合はプリフェッチ機構６及びデータキャッシュ３は何もせず命令処理を終了する。 - 特許庁

To provide a cache memory device which allows improvement in availability of pixel data stored in a cache memory.例文帳に追加

キャッシュメモリに記憶されたピクセルデータの利用率向上を可能とするキャッシュメモリ装置を提供する。 - 特許庁

To provide a cache memory system and an operation method which control the number of blocks stored in a cache memory.例文帳に追加

キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法を提供する。 - 特許庁

Since the cache 814 is prepared only for writing data, it is unnecessary to measure the consistency of the cache 814.例文帳に追加

キャッシュは命令専用なのでデータ書込みによってキャッシュの一貫性を測定する必要はない。 - 特許庁

The cache control is configured to cause a portion of the memory to be copied into the first cache.例文帳に追加

キャッシュ制御部は、メモリの一部分が第１のキャッシュにコピーされるようにするように構成される。 - 特許庁

The CLPR is the user dedicated area made to be usable by dividing the cache area of a cache memory.例文帳に追加

CLPRは、キャッシュメモリの有するキャッシュ領域を分割して使用可能とした、ユーザ専用領域である。 - 特許庁

When the result of this determination is affirmative, the cache control apparatus changes a cache utilization status specified from cache utilization status information, which is information denoting the cache utilization status related to a cache area, to a cache utilization status that improves the I/O performance.例文帳に追加

その判断の結果が肯定的の場合、キャッシュ制御装置は、キャッシュ領域に関するキャッシュ使用状況を表す情報であるキャッシュ使用状況情報から特定されるキャッシュ使用状況をＩ／Ｏ性能が向上するようなキャッシュ使用状況に変更する。 - 特許庁

The method includes the steps for: receiving a cache access request for data present in a lower-level cache line of the lower-level cache; and sending recency information regarding the lower-level cache line to a higher-level cache integrated in the lower-level cache.例文帳に追加

本発明は、下位レベルキャッシュの下位レベルキャッシュラインに存在するデータに対するキャッシュアクセスリクエストを受け付けるステップと、前記下位レベルキャッシュに統合される上位レベルキャッシュに前記下位レベルキャッシュラインに関する最新性情報を送信するステップとを有する方法を提供する。 - 特許庁

Based on the parameter (cluster size information) notified by the parameter acquisition section 421, the cache structure determination section 422 determines the structure (size of cache block or number of cache blocks) of the directory cache secured in a certain area of RAM.例文帳に追加

キャッシュ構造決定部４２２は、パラメータ取得部４２１から通知されたパラメータ（クラスタサイズ情報）に基づいて、ＲＡＭの一部の領域に確保されたディレクトリキャッシュの構造（キャッシュブロックのサイズや、キャッシュブロックの数）を決定する。 - 特許庁

To provide a cache memory system, capable of accelerating a cache error processing at writing of the large amount of data to successive addresses and accelerating the execution speed of a software including the cache error processing.例文帳に追加

連続したアドレスへ大量のデータを書込む時のキャッシュ・ミス処理を高速化し、そのキャッシュ・ミス処理を含むソフトウェアの実行速度が改善可能なキャッシュメモリシステムを提供する。 - 特許庁

A cache system of an embodiment of the invention includes: a volatile cache memory; a nonvolatile cache memory with the same capacity as that of the volatile cache memory; an address decoder designating the same line for the volatile cache memory and the nonvolatile cache memory; and a save region for storing data inputted from the volatile cache memory and outputting the stored data to the volatile cache memory.例文帳に追加

本発明の実施形態によるキャッシュシステムは、揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと同容量の不揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと前記不揮発性キャッシュメモリーとに対して同じラインを指定するアドレスデコーダと、前記揮発性キャッシュメモリーから入力されるデータを記憶し、記憶したデータを前記揮発性キャッシュメモリーへ出力する退避領域とを有することを特徴とする。 - 特許庁

When a cache miss is caused due to the occurrence of a memory access request, it is necessary to select and remove a cache (victim cache) for changing caches.例文帳に追加

メモリアクセス要求が発生してキャッシュミスが生じた場合に、キャッシュを入れ替えるために取り除くべきキャッシュ（ビクティムキャッシュ）を選ぶ必要がある。 - 特許庁

Priority is set in each piece of data to be stored in a cache 22 by a cache list management part 21 and data with high priority is continuously stored in the cache 22.例文帳に追加

キャッシュ２２に記憶されるそれぞれのデータにキャッシュリスト管理部２１により優先度が設定され、優先度の高いデータがキャッシュ２２に記憶され続ける。 - 特許庁

The LAN data decision section 31 makes a decision whether the data is cached or not and sets a flag indicating to cache or not cache the data at the head of the data before it is delivered to a cache access section 23.例文帳に追加

ＬＡＮデータ判定部３１はキャッシュするかどうかを判定し、データの先頭にキャッシュする／しないのフラグをたててキャッシュアクセス部２３に渡す。 - 特許庁

To achieve a low power consumption by reducing the number of access to an instruction cache tag memory without adding modification to an instruction cache controller in an instruction cache.例文帳に追加

命令キャッシュにおける命令キャッシュコントローラに修正を加えることなく、命令キャッシュタグメモリへのアクセス回数を減らし、低消費電力化を図る。 - 特許庁

The distributed cache system configured with a plurality of cache control servers manages content information managed by each cache control server in a divided manner.例文帳に追加

複数のキャッシュ制御サーバから構成される分散キャッシュシステムにおいて、各キャッシュ制御サーバが管理するコンテンツの情報を分割して管理する。 - 特許庁

When the cache region is in a specific condition such as a cache full state, the cache data are collectively written in a recording region of the auxiliary storage means 25.例文帳に追加

キャッシュ領域がキャッシュフル時等の特定条件のとき、キャッシュデータをまとめて前記補助記憶手段２５の記録領域に書き込みする。 - 特許庁

This data processor is provided with a plurality of cache memories 17 and 18, makes the cache memory 17 storing demanded command enable, and makes the cache memory 18 except for it disable.例文帳に追加

複数のキャッシュメモリ（１７、１８）を有し、要求された命令を格納するキャッシュメモリをイネーブル（１７）とし、それ以外のキャッシュメモリ（１８）をディスエーブルとする。 - 特許庁

To enhance a hit rate of a cache memory in a decoder for a variable length, such as an MH code that uses the cache memory by efficiently storing data to the cache memory.例文帳に追加

キャッシュメモリを用いたＭＨ符号などの可変長符号の復号装置で、キャッシュメモリに効率よくデータを格納し、ヒット率の向上を図る。 - 特許庁

A cache memory 22 is provided with a group of cache pages as a normal data area and a group for work pages saving DIRTY data in the cache page.例文帳に追加

キャッシュメモリ２２は、正規のデータ領域であるキャッシュページ群とともに、キャッシュページ内のＤＩＲＴＹデータを退避するためのワークページ群を備える。 - 特許庁

The allocation of an access address to a cache memory is performed with standard memory capacity as a target in the cache controlling method controlling a cache memory.例文帳に追加

キャッシュメモリを制御するキャッシュ制御方法において、キャッシュメモリに対するアクセスアドレスの割り振りを、標準メモリ容量をターゲットとして行う。 - 特許庁

To improve the cache hit rate by preventing cache data of one right of memory ownership from being invalidated by another right of memory ownership.例文帳に追加

あるメモリ所有権のキャッシュデータが他のメモリ所有権によって無効化されることをなくし、キャッシュヒット率を向上させる。 - 特許庁

A victim filter stores the address of a 4th set number, and the 4th set number is a function of the L0 cache and the number of cache writing times.例文帳に追加

ビクティムフィルタは第４設定数ＶＦのアドレスを格納し、ＶＦはＬ０キャッシュとキャッシュ書き込み回数との関数である。 - 特許庁

A substitution logic block selects cache lines for substitution out of the cache lines of one of the two groups in an allocation cycle.例文帳に追加

置換論理ブロックは、割り振りサイクル中に２群のうち１群のキャッシュ・ラインからキャッシュ・ラインを置換のために選択的に選ぶ。 - 特許庁

The cache control means 222 of the client device 220 performs the control of caching the received code data excluding the partial codes for which the cache is inhibited by the cache control information.例文帳に追加

クライアント装置220のキャッシュ制御手段222は受信した符号データの、キャッシュ制御情報によりキャッシュが禁止された部分符号を除いてキャッシュする制御を行う。 - 特許庁

To improve the hitting percentage of a cache memory and improve the performance of a system by fetching to the cache memory data previously estimated to access the cache memory.例文帳に追加

キャッシュメモリにアクセスされるデータを予め予想してキャッシュメモリに取り込んでおくことにより、キャッシュメモリのヒット率を向上させ、システムのパフォーマンスを向上させる。 - 特許庁

To provide a cache snoop controller and a cache snoop processing method, capable of reducing a processing time when following a hierarchy of a cache to stepwise perform a snoop.例文帳に追加

キャッシュの階層を追って段階的にスヌープを行うときの処理時間を短縮することのできるキャッシュスヌープ制御装置およびキャッシュスヌープ処理方法を提供する。 - 特許庁

In initialization of the main storage device 2, a main storage device initialization/trouble detector 6 sets '0' to a cache enable flag 4a of a cache memory 5 to invalidate the cache memory 5.例文帳に追加

主記憶装置２の初期化において、主記憶装置初期化／故障検出部６は、キャッシュメモリ５のキャッシュ有効フラグ４ａに’０’を設定し、キャッシュメモリ５を無効とする。 - 特許庁

When the music data are stored as the cache data, and when the cache area of the HDD 8 is full, it is stored, after the cache data of the lowest priority is deleted.例文帳に追加

また、キャッシュデータとして記憶するとき、ＨＤＤ８のキャッシュ領域が一杯であれば優先順位の最も低いキャッシュデータを消去してから記憶する。 - 特許庁

A high-order cache destaging means writes data for destaging in the disk unit, it instructs staging of data written in the low-order cache, and it carries out destaging of data from the high-order cache.例文帳に追加

上位キャッシュデステージング手段は、ディスク装置にデステージングするデータを書き出し、下位キャッシュに書き出したデータのステージングを指示し、上位キャッシュからデータをデステージングする。 - 特許庁

An instruction to start a branch resolution routine of, for example, loading a branch destination cache block 42 is embedded in each branch position of the cache blocks 42 to another cache block 42.例文帳に追加

各キャッシュブロック４２の他のキャッシュブロック４２への分岐位置には、分岐先のキャッシュブロック４２のロード等の処理を行う分岐解決ルーチンを起動する命令を埋め込む。 - 特許庁

An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer.例文帳に追加

キャッシュメモリに結合された命令キャッシュコントローラ（２１３）は、ＩＣＢＩアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを無効化するためにキャッシュアクセスを生成する。 - 特許庁

A first cache data reading means 23 temporarily stores cache data of a URL data coinciding with the URL data registered by the user in a first cache data temporarily storing part 33 with respect to cache data.例文帳に追加

第１のキャッシュデータ読取り手段２３はユーザが登録したＵＲＬデータと一致するＵＲＬデータのキャッシュデータを第１のキャッシュデータ一時記憶部３３にキャッシュデータを一時格納する。 - 特許庁

The DFI-cache retains frequently used instructions longer than the main cache, so that the main cache can invalidate lines while still enjoying the benefits of a cache hit when next accessing that line.例文帳に追加

ＤＦＩキャッシュは、主キャッシュよりも長く高頻度に用いられる命令を保持するので、主キャッシュは、ラインに次にアクセスする場合に、キャッシュ・ヒットの恩恵を受けながら、ラインを無効にすることができる。 - 特許庁