「cache of」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To maintain a redundant state even for a failure of a cache module and to prevent the performance degradation of writing for the failure of the cache module.例文帳に追加

キャッシュモジュールが故障した場合でも冗長状態を維持し、かつ、キャッシュモジュールが故障した際の書き込み処理の性能低下を防ぐこと。 - 特許庁

In this way, the hitting percentage of the cache memory is improved by previously fetching the data estimated to be used to the cache memory.例文帳に追加

このようにして、使用されると予想されるデータを予めキャッシュメモリに取り込んでおくことで、キャッシュのヒット率が上がる。 - 特許庁

To shorten a cache access time and reduce cache coherency, even if using a plurality of processor elements.例文帳に追加

複数のプロセッサエレメントを使用した場合においても、キャッシュアクセス時間を短縮することができ、且つキャッシュコヒレンシの低減をはかる。 - 特許庁

To prepare a dither mask applicable to various cache memory capacities, while confirming a cache memory capacity of a CPU.例文帳に追加

ＣＰＵのキャッシュメモリーの容量を確認すると共に、様々なキャッシュメモリー容量に適合可能なディザマスクを用意すること。 - 特許庁

A plurality of cache servers are prepared and a client sends a request to acquire contents to all the cache servers using a multicast communication.例文帳に追加

複数のキャッシュサーバを用意し、クライアントからはマルチキャスト通信を用いて全てのキャッシュサーバにコンテンツ入手要求を出す。 - 特許庁

For example, when the storage area 230 of the archive 200 is a magnetic disk, the cache area 240 is a main memory or a cache memory.例文帳に追加

たとえば、アーカイブ２００の記憶領域２３０が磁気ディスクである場合、キャッシュ領域２４０はメインメモリやキャッシュメモリとなる。 - 特許庁

To improve the performance of a CPU by reducing unnecessary access to an L2 cache in an initial state or right after an L2 cache flush.例文帳に追加

初期状態/Ｌ２キャッシュフラッシュ直後で不要なＬ２キャッシュへのアクセスを減らし、ＣＰＵの処理能力を向上させる。 - 特許庁

To provide a buffer cache device which makes the size of a buffer cache variable length and accelerates access even in various file access sizes.例文帳に追加

バッファキャッシュのサイズを可変長にし、様々なファイルアクセスサイズにおいてもアクセスを高速化できるバッファキャッシュ装置を提供する。 - 特許庁

When the reference case for performing a search is out of the cache, a new cache is made centering around the reference case.例文帳に追加

探索を実施する基準事例がキャッシュから外れた場合には、その基準事例を中心に新たなキャッシュを作成する。 - 特許庁

Whether or not the prefetch of the secondary cache is performed is decided by an address in a block in a currently accessed secondary cache block.例文帳に追加

２次キャッシュのプリフェッチを行うか否かは現在アクセス中の２次キャッシュブロックにおけるブロック内アドレスにより判断する。 - 特許庁

if no group is specified all cache files will be destroyed ; else only cache files of the specified group will be destroyed Parameter 例文帳に追加

グループが指定されない場合、全てのキャッシュファイルが削除されます ;または、指定されたグループのキャッシュファイルだけが削除されます。 - PEAR

The multi-core CPU 4 has: a cache balance controller 13 for moving the information between the cache memories 7, 8 so as to average the cache use amount of each cache memory 7, 8 by referring to the balance information; and a cache write restoration controller 14 for restoring the circuit data stored in the cache memories 7, 8 into the DRAM 6 after the information is moved.例文帳に追加

マルチコアＣＰＵ４は、バランス情報を参照してキャッシュメモリ７，８のキャッシュ使用量を平均化するようにキャッシュメモリ７，８間で情報を移動させるキャッシュバランス制御部１３と、その情報の移動が行われた後に、キャッシュメモリ７，８に記憶されたキャッシュデータをＤＲＡＭ６に書き戻すキャッシュ書き戻し制御部１４とを有している。 - 特許庁

A cache memory backup device 50 includes: a volatile cache memory 54; a nonvolatile memory 54 for evacuating the data stored in the cache memory, having capacity not less than the cache memory; and a capacitor 51 supplying power to the cache memory and the nonvolatile memory when the supply of the power from the main power supply to the cache memory stops.例文帳に追加

キャッシュメモリバックアップ装置は、揮発性のキャッシュメモリと、キャッシュメモリと同一又はそれ以上の容量を有し、キャッシュメモリに格納されたデータを退避するための不揮発性メモリと、キャッシュメモリに対する主電源からの電力の供給が停止した場合にキャッシュメモリ及び不揮発性メモリに電力を供給するキャパシタとを備える。 - 特許庁

To provide an instruction cache system for fetching instruction data to be read the next by a central processing unit(CPU) in advance from a program memory in a high speed instruction cache, and for reading the instruction data from the instruction cache, the instruction cache system to prevent the mishit of instruction data in the instruction cache whose capacity is small and to improve the performance of a microprocessor.例文帳に追加

中央処理装置（ＣＰＵ）が次に読み込むべき命令データを、プログラムメモリから高速の命令キャッシュに予め取り込んでおき、該命令キャッシュから命令データを読み出す命令キャッシュシステムに関し、小容量の命令キャッシュで命令データのミスヒットを無くし、マイクロプロセッサの性能向上を図る。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

When a server 1 transmits data requested, the server generates a difference between the transmission object data and all cache data in a cache storage unit 15 in a difference information generation comparison unit 16, transmits the difference data of the minimum size together with the identifier of the cache data, and updates the cache data in the cache storage unit 15.例文帳に追加

サーバ１は要求されたデータを送信する際に、差分情報生成比較部１６において送信対象データとキャッシュ格納部１５内のすべてのキャッシュデータとの差分を生成し、最小サイズの差分データをキャッシュデータの識別子とともに送信し、キャッシュ格納部１５のキャッシュデータを更新する。 - 特許庁

To execute a link lookahead operation, an automatic cache update operation and a cache cooperation operation at a higher probability than in the related art, without deteriorating a congestion state of a network, and to increase an efficiency of a cache server.例文帳に追加

ネットワークの輻輳状態を悪化させることなく、リンク先読み動作，自動キャッシュ更新動作，キャッシュ連携動作を従来より高い確率で実行させ、キャッシュサーバの効率を高める。 - 特許庁

In the case where the cache (126) is DRAM, the waiting time is less than that of a conventional DRAM cache/processor construction, but a density higher than that available in the case of using a SRAM cache can be provided.例文帳に追加

キャッシュ(126)がDRAMである場合、従来のDRAMキャッシュ／プロセッサ構成よりも待ち時間が少なく、それでもなおSRAMキャッシュを使用した場合に利用できる密度よりも高い密度を提供することができる。 - 特許庁

In the occurrence of failure, a system controller 203a of a working system processor 201a retrieves a cache line which stores update data by using a cache tag stored in a CPU cache tag storage unit 208a.例文帳に追加

現用系プロセッサ２０１ａのシステムコントローラ２０３ａは、障害発生時に、ＣＰＵキャッシュタグ記憶部２０８ａに格納されたキャッシュタグを用いて、更新データを格納しているキャッシュラインを検索する。 - 特許庁

A cache memory is operated by a write-through mode, and operation at the time of occurrence of a cache mistake is performed when no data corresponding to the cache memory exists or when error is occurring even if the data exists.例文帳に追加

キャッシュメモリをライトスルー方式で動作させると共に、キャッシュミス発生時の動作を、キャッシュメモリに対応するデータが無い場合か、データがあってもエラーが発生している場合に行なうようにする。 - 特許庁

To provide a processor cache control device capable of invalidating a cache mode under a prescribed condition and minimizing the influence of data loss during a fault while making high-speed processing by the cache mode possible.例文帳に追加

キャッシュモードによる高速処理を可能としつつ、所定条件下でキャッシュモードを無効にして障害時のデータ喪失の影響を最小化することができるプロセッサキャッシュ制御装置の提供。 - 特許庁

An SCHC (L2 cache reference history control part) inputs pieces of L2 cache state information 360 and L2 cache access request 370 from the L2 caches and discriminate their attributes (exclusive areas or shared areas) by every line of L2.例文帳に追加

SCHC(L2キャッシュ参照履歴制御部)はL2キャッシュからL2キャッシュ状態情報360とL2キャッシュアクセス要求370を入力し、L2の各ラインごとに、その属性(専用領域か共用領域)を判断する。 - 特許庁

To rationalize the management of instructions in a cache in a processor 10 for filling the instructions of a program from a memory unit 25 to the cache, fetching an instruction from the cache, and executing the instruction.例文帳に追加

メモリ・ユニット２５からプログラムのインストラクションをキャッシュへフィルし、キャッシュからインストラクションをフェッチして、インストラクションを実行するプロセッサ１０において、キャッシュにおけるインストラクションの管理を合理化する。 - 特許庁

To achieve cache sectional control for improving a cache hit ratio by preventing removal of frequently-used data from a cache memory by less frequency-used data without requiring increase in labor of a user.例文帳に追加

低使用頻度のデータにより高使用頻度のデータがキャッシュメモリから追い出されるのを防止してキャッシュヒット率を向上させるキャッシュ区分制御を、ユーザの手間の増加を伴わずに実現する。 - 特許庁

In a system including a collection of cooperating cache servers such as proxy cache servers, a request can be forwarded to a cooperating cache server if the requested object cannot be found locally.例文帳に追加

プロキシ・キャッシュ・システムのような連係キャッシュ・サーバの集合体を含むシステムにおいて、リクエストされたオブジェクトがローカル的に見つからない場合、連係キャッシュ・サーバにリクエストが転送される。 - 特許庁

For example, an MEI protocol is assigned to one cache memory and data which is not referred to at all and expelled from the cache memory is accessed by using the cache memory of the MEI protocol.例文帳に追加

例えば、あるキャッシュメモリにＭＥＩプロトコルを割り当て、全く参照されずにキャッシュメモリから追い出されるデータについては、ＭＥＩプロトコルのキャッシュメモリを用いてアクセスする。 - 特許庁

In addition, it is possible to avoid cache registration to an image with low re-usability to the improve re-usability of the cache, to improve the cache retrieval efficiency, and to improve the performance.例文帳に追加

また、再利用性の低いイメージに対するキャッシュ登録を回避し、キャッシュの再利用率向上とキャッシュ検索効率向上を実現し、パフォーマンス向上することができる。 - 特許庁

When a cache error occurs to cause the need of replacing the cache row, words are replaced to make an advance in an ascending power address order, starting a word whose cache miss is triggered by attempting access.例文帳に追加

キャッシュミスが生じてキャッシュローを置換する必要が生じると、アクセスを試みたことでキャッシュミスをトリガーしたものから開始してワードが置換され昇ベキアドレス順で進行する。 - 特許庁

To improve the effect of a cache memory by storing the command and the data needing high-speed access in the cache memory in advance, and controlling the replacement operation in the cache memory by CPU access thereafter.例文帳に追加

高速アクセスを必要とする命令やデータを予めキャッシュメモリ内に格納し、その後のＣＰＵアクセスによるキャッシュメモリ内の置換動作を制御し、キャッシュメモリの効果をあげる。 - 特許庁

To the direct access request for which cache control in an OS 52 is not performed in a main body 50, the cache control is performed by using the storage control part cache memory 64 of a disk controller 54.例文帳に追加

本体５０においてＯＳ５２でのキャッシュ制御を行わない直接アクセス要求に対して、ディスクコントローラ５４の記憶制御部キャッシュメモリ６４を用いてキャッシュ制御を行う。 - 特許庁

The cache controller also comprises identification circuitry operable in response to the streaming preload instruction to identify one or more cache lines of the cache memory for preferential use.例文帳に追加

該キャッシュコントローラはまた、優先的な再利用のために、該キャッシュメモリの１つ以上のキャッシュラインを識別するように、該ストリーミングプレロード命令に応じて動作可能な識別回路を備える。 - 特許庁

A system which effectively uses a disk cache is provided and a disk cache control means 81 sets a plurality of disk cache modes for a magnetic disk processor 4.例文帳に追加

本発明は、ディスクキャッシュを効率的に使用するシステムを提供するもので、ディスクキャッシュ制御手段８１は、磁気ディスク処理装置４に対して複数のディスクキャッシュモードの設定を行う。 - 特許庁

When the cache hit determination means 8 determines the cache hit, an access time calculation means 9 counts the operation time of the access as access time to a cache memory model 2.例文帳に追加

アクセス時間算出手段９は、キャッシュヒット判定手段８がキャッシュヒットと判定した場合に、そのアクセスの動作時間をキャッシュメモリモデル２に対するアクセス時間として計数する。 - 特許庁

A cache memory part 23 has a read cache domain which copies and maintains contents of a data storing part 25, and a write cache domain which temporarily maintains write-in data to be written in the data storing part 25.例文帳に追加

キャッシュメモリ部２３は、データ格納部２５の内容をコピーして保持するリードキャッシュ領域と、データ格納部２５への書き込みデータを一時保持するライトキャッシュ領域とを有する。 - 特許庁

FAILOVER AND FAILBACK OF WRITE CACHE DATA IN DUAL ACTIVE CONTROLLER例文帳に追加

二重アクティブ・コントローラ内のライト・キャッシュ・データのフェイルオーバーおよびフェイルバック - 特許庁

The server computer 10 transfers the amount corresponding to the temporary digital cache to the account of the shop from the account of the customer based on the received temporary digital cache.例文帳に追加

サーバーコンピュータ１０は、受信した仮電子マネーに基づき、顧客の口座から店の口座に仮電子マネーの相当額を移転する。 - 特許庁

The cache control device 101 includes a cache distribution control unit 40 which allocates a plurality of ways 51 included in a cache memory 50 to a plurality of tasks to be executed by a plurality of processors 10 and 11.例文帳に追加

本発明のキャッシュ制御装置１０１は、キャッシュメモリ５０に含まれる複数のウェイ５１を、複数のプロセッサ１０及び１１により実行される複数のタスクに割り当てるキャッシュ配分制御部４０を備える。 - 特許庁

A master server 100 manages a master of use authority information, and a cache server 300 manages a duplicate of the use authority information as a cache.例文帳に追加

マスタサーバ１００は利用権限情報のマスタを管理し、キャッシュサーバ３００は利用権限情報の複製をキャッシュとして管理している。 - 特許庁

To correctly detect the idle state of a processor caused by a cache mistake.例文帳に追加

キャッシュミスに起因するプロセッサのアイドル状態を正確に検出する。 - 特許庁

To provide a data cache device and an information processor for improving the security of the cache data of image information to be transferred through the Internet.例文帳に追加

インターネットで転送されてくる画像情報のキャッシュデータの秘匿性を向上させるデータキャッシュ装置および情報処理装置を提供する。 - 特許庁

A plurality of cache memories 6 are connected to a bank control circuit 7.例文帳に追加

バンク制御回路７には複数のキャッシュメモリ６が接続されている。 - 特許庁

To improve efficiency of debug operation by supporting data analysis relating to the cache memory of a program to be carried out by a processor having the cache memory.例文帳に追加

キャッシュメモリを有するプロセッサで実行されるプログラムのキャッシュメモリに係るデータ解析を支援してデバッグ作業効率を向上させる。 - 特許庁

A cache device stores information in units of TCP/UDP segment.例文帳に追加

キャッシュ装置は、ＴＣＰ／ＵＤＰセグメント単位で情報を蓄積する。 - 特許庁

COMPUTER SYSTEM, AND CACHE GENERATING METHOD OF FONT DATA IN THE SYSTEM例文帳に追加

コンピュ—タシステム及びコンピュ—タシステムにおけるフォントデ—タのキャッシュ生成方法 - 特許庁

The analysis device 20, having acquired the sampling data D1, calculates cache miss ratio, by dividing the number of cache misses by the number of accesses for each sector configuration.例文帳に追加

サンプリングデータＤ１を取得した分析装置２０は、セクタ構成ごとにキャッシュミス数をアクセス数で除してキャッシュミス率を算出する。 - 特許庁