「circuit analysis program」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a model creation program for uniquely creating a model necessary for electromagnetic field analysis from the design data of a circuit board.例文帳に追加

回路基板の設計データから電磁界解析に必要なモデルを一意的に作成するモデル作成プログラムを提供する。 - 特許庁

To provide a power consumption analysis method and program for optimizing the architecture of a circuit in an RTL design stage of a circuit development procedure.例文帳に追加

本発明は、消費電力解析方法及びプログラムに関し、回路の開発手順のRTL設計段階での回路のアーキテクチャの最適化を可能とすることを目的とする。 - 特許庁

DEVICE AND METHOD FOR CIRCUIT ANALYSIS, AND COMPUTER- READABLE RECORDING MEDIUM WITH PROGRAM MAKING COMPUTER IMPLEMENT THE METHOD RECORDED THEREON例文帳に追加

回路解析装置、回路解析方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

To provide a timing analysis method, a timing analysis program and a timing analysis device for statistically handling the variance of elements comprising a semiconductor integrated circuit, and for performing timing verification under suitable conditions excluding excess variance.例文帳に追加

半導体集積回路を構成する素子のばらつきを統計的に扱い過剰なばらつきを含まない好適な条件でタイミング検証を行なうことが可能なタイミング解析方法、タイミング解析プログラム、およびタイミング解析装置を提供すること。 - 特許庁

A CPU 15 of the digital camera 11 is provided with an angle analysis circuit 52 and a display control circuit 53, and an acceleration sensor 55 and a ROM 56 having a display program 54 are connected to the CPU 51.例文帳に追加

デジタルカメラ１１のＣＰＵ５１に角度解析回路５２と表示制御回路５３を備え、加速度センサ５５と、表示プログラム５４を有するＲＯＭ５６をＣＰＵ５１に接続した。 - 特許庁

To provide a power consumption analysis program for easily analyzing the power consumption of a semiconductor circuit by calculating an operation rate of the wiring of the semiconductor circuit by simple processing.例文帳に追加

半導体回路の配線の動作率を簡易な処理により算出することにより半導体回路の消費電力を容易に算出する消費電力解析プログラムを提供する。 - 特許庁

In the circuit constant analysis program, the equivalent circuit 1 is constituted of connecting a plurality (p) of unit equivalent circuits 10, in order to approximate the impedance of the equivalent circuit to the conductor surface impedance of a target metal, and a computer is made to function in order to calculate circuit constants (R, L) in the equivalent circuit impedance of the equivalent circuit 1.例文帳に追加

本発明は、対象とする金属の導体表面インピーダンスを近似すべく、単位等価回路１０を複数段（ｐ段）接続して等価回路１を構成し、前記等価回路１の等価回路インピーダンスにおける回路定数（Ｒ、Ｌ）を演算すべく、コンピュータを機能させる、回路定数解析プログラムである。 - 特許庁

To provide an operating point analysis method for a permanent magnet and an analysis program such that the relation between the magnetic flux density B and magnetic field H of a magnetic circuit and the permeance coefficient of an operating point of the permanent magnet is easily grasped.例文帳に追加

磁気回路の磁束密度Ｂ及び磁界Ｈと永久磁石の動作点のパーミアンス係数との関係を把握しやすい、永久磁石の動作点解析方法及び解析プログラムを提供する。 - 特許庁

To provide a method, apparatus and program for failure analysis of a semiconductor integrated circuit for accurately extracting an abnormal signal of the semiconductor integrated circuit obtained from a semiconductor inspection apparatus and a related circuit.例文帳に追加

半導体検査装置から得られた半導体集積回路の異常信号と関連する回路を精度よく抽出する半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラムを提供する。 - 特許庁

The display control circuit 53 uses the analysis results and the display program 54 to obtain display speed in performing the slide show display of a photographed image to a display panel 19.例文帳に追加

表示制御回路５３は、解析結果と表示プログラム５４とを使用して表示パネル１９に撮影画像をスライドショー表示する際の表示速度を求める。 - 特許庁

A device operator having no right to start the card settlement device cannot start the card settlement device, so that circuit analysis and program analysis can be prevented in the case of theft, and consequently, forgery of the card settlement device is also prevented.例文帳に追加

カード決済装置の起動するための許可をもたない装置操作者は、カード決済装置の起動もできないため、盗難時にも回路解析やプログラム解析が困難となり、カード決済装置の偽造も困難とすることができる。 - 特許庁

To provide a circuit design aid device, a circuit design method and a program which reduce the influence of arrangement or wiring of a macro cell on a result of timing analysis and can accurately determine whether a circuit after arrangement and wiring satisfy a timing condition.例文帳に追加

マクロセルの配置や配線がタイミング解析の結果にもたらす影響を低減させた上で、配置配線後の回路がタイミング条件を満たすか否かを的確に判定できる回路設計支援装置、回路設計方法およびプログラムを提供する。 - 特許庁

To provide a simulation device which is short in analysis time and high in precisioncon while sidering an effect by circuit operation in adjacent circuit elements, and to provide a computer recording medium, in which a simulation method is stored, and a simulation program.例文帳に追加

隣接する回路素子の回路動作による影響を考慮した、解析時間が短く、且つ高精度のシミュレーション装置、シミュレーション方法を格納するコンピュータ記録媒体及びシミュレーションプログラムを提供する。 - 特許庁

A first secure processing program determines the existence of alteration of a second secure processing program by using a hush value received from the second secure processing program after invalidating an analysis by a debugger by outputting a debugger control signal indicating "invalidation" to a debugger invalidation circuit.例文帳に追加

第１セキュア処理プログラムは、デバッガ無効化回路へ「無効」を示すデバッガ制御信号を出力することにより、デバッガによる解析を無効にした上で、第２セキュア処理プログラムから受け取ったハッシュ値を用いて、第２セキュア処理プログラムの改竄の有無を判定する。 - 特許庁

A first secure processing program determines existence of alteration of a second secure processing program by using a hush value received from the second secure processing program after invalidating analysis by a debugger by outputting a debugger control signal indicating "invalidation" to a debugger invalidation circuit.例文帳に追加

第１セキュア処理プログラムは、デバッガ無効化回路へ「無効」を示すデバッガ制御信号を出力することにより、デバッガによる解析を無効にした上で、第２セキュア処理プログラムから受け取ったハッシュ値を用いて、第２セキュア処理プログラムの改竄の有無を判定する。 - 特許庁

To provide an analytic model generation program and analyzing program that do not strain a memory area in analyzing a three-dimensional electromagnetic field when electromagnetic field analysis such as FDTD employing cell division is applied to a circuit board.例文帳に追加

回路基板を対象にセル分割を用いたＦＤＴＤ等の電磁界解析を行なう際に、３次元電磁界解析時のメモリ領域を逼迫させることのないような、解析モデル作成プログラムおよび解析プログラムを提供する。 - 特許庁

When operation abnormality of the CPU 10 is detected by the failure detection circuit 42, the DSP 20 operates by a failure analysis program for DSP 62 stored in the serial ROM 60.例文帳に追加

ＤＳＰ２０は、故障検知回路４２によりＣＰＵ１０の動作異常が検知された場合、シリアルＲＯＭ６０に格納されたＤＳＰ用故障解析プログラム６２により動作する。 - 特許庁

To properly set the operation margin of a finally designed integrated circuit, and to increase the degree of freedom of the design of the integrated circuit and reduce the costs of an integrated circuit accordingly concerning a timing analysis method and apparatus, a program and a storage medium.例文帳に追加

本発明は、タイミング解析方法及び装置、プログラム及び記憶媒体に関し、最終的に設計される集積回路の動作マージンを適切に設定し得、その分集積回路の設計の自由度を向上すると共に集積回路のコストも低減可能とすることを目的とする。 - 特許庁

To provide a connection model generating device for automatically generating a connection part model of a part mounted to a circuit board, a connection model generating method and a connection model generating program in the analysis of the circuit board on which the part is mounted.例文帳に追加

本発明は部品実装した回路基板の解析に関し、より詳細には回路基板に搭載した部品の接合部モデルを自動生成する接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラムに関するものである。 - 特許庁

The ladder program optimization apparatus has a program optimization means 402 for replacing device expressions of a plurality of circuit blocks having the same instruction configuration and device type and different device numbers in a program analyzed by a ladder program analysis means 401, to handle them as a common subexpression, and checking whether the replaced program has a reduced program size and maintains processing equivalence even after the replacement.例文帳に追加

ラダープログラム解析手段４０１で解析されたプログラム中の命令の構成とデバイスの種類が等しく、かつ、デバイスの番号が異なる複数の回路ブロックに対して、デバイスの表現を置き換えることによって共通部分式として扱うと共に、置き換えられたプログラムに対して、プログラムサイズが削減され、かつ置き換えの前後で処理の等価性が保たれているかを確認するプログラム最適化手段４０２を設ける。 - 特許庁

To provide a semiconductor evaluation device, its method, and a program, which acquires internal delay information of an LSI without using a special circuit, and enables process monitoring, failure analysis and quality determination.例文帳に追加

特別な回路を使用せず、ＬＳＩの内部遅延情報を取得し、プロセスモニタ、不良解析、良否判定を可能とする半導体評価装置およびその方法、並びにプログラムを提供する。 - 特許庁

To provide a circuit board creation program, capable of executing simulation with addition of a bypass capacitor with a small operation load without change of CAD data, and obtaining an accurate analysis result in the simulation.例文帳に追加

ＣＡＤデータの変更を伴わない軽い作業負荷によりバイパスコンデンサを追加したシミュレーションを実行可能とするとともに、そのシミュレーションにおいて精度の高い解析結果を得ることを可能とした基板モデル作成プログラムを提供することである。 - 特許庁

To provide a method, a device, and a program having high optimization accuracy and allowing arrival at a solution intended by a designer in a short time by combining optimization between transistor units and optimization of a circuit as a whole and properly combining determination of an operation area, analysis of the operation area, a SWEEP sensitiveness analysis, and the like during the optimization processes.例文帳に追加

トランジスタ単体間での最適化と回路全体としての最適化を組み合わせることで、又はこれらの最適化を行うにあたっては動作領域の判定や、動作領域の解析、ＳＷＥＥＰ感度解析などを適宜組み合わせることで、最適化精度が高く、設計者の意図する解に短時間で到達可能な方法、装置、プログラムを提供すること。 - 特許庁

This design data analysis program converts HDL design data into syntax tree data, searches signal propagation paths based thereon, counts the number of signal wires between blocks, detects a register circuit, searches registers operating by a same control signal and searches a data path operating asynchronously.例文帳に追加

ＨＤＬ設計データを構文木データに変換し、それを基に信号伝播経路の探索、ブロック間信号線数の計数、ファンアウト数の計数、レジスタ回路の検出、同一制御信号で動作するレジスタの検索、非同期に動作するデータパスの検索を実行する構成である。 - 特許庁

To accurately and easily estimate in a short time the effects of a gate overhead of a clock synthesizing part and of power consumption generated in a circuit by automatically creating a CTS (clock tree synthesis) constraint file from clock definition information of STA (static timing analysis) regarding a clock synthesizing method, a semiconductor device and a program.例文帳に追加

本発明は、クロック合成方法、半導体装置及びプログラムに関し、ＳＴＡのクロック定義情報からＣＴＳ制約ファイルを自動生成することにより、短時間で、正確に、且つ、容易にクロック合成部分のゲートオーバーヘッドの影響と回路に生じる消費電力の影響を見積もることを可能とすることを目的とする。 - 特許庁