「circuit pattern generation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SCAN TEST CIRCUIT, TEST CIRCUIT GENERATION METHOD AND TEST PATTERN GENERATION METHOD例文帳に追加

スキャンテスト回路、テスト回路生成方法およびテストパタン生成方法 - 特許庁

TEST PATTERN GENERATION CIRCUIT IN TRANSMISSION DEVICE例文帳に追加

伝送装置における試験パターン生成回路 - 特許庁

POWER CIRCUIT PATTERN WIRING WIDTH GENERATION SYSTEM AND ITS GENERATION METHOD例文帳に追加

電源回路パターン配線幅生成システムおよびその生成方法 - 特許庁

METHOD OF TESTING SEMICONDUCTOR INTEGRATED CIRCUIT AND TEST PATTERN GENERATION CIRCUIT例文帳に追加

半導体集積回路のテスト方法及びテストパターン発生回路 - 特許庁

A BIST circuit 3 which tests the logic circuit 4 under test comprises a control circuit 11, a test pattern generation circuit 12, a first pattern generation circuit 13, a second pattern generation circuit 14, a signal compression pattern generation circuit 15 and a failure detection analysis circuit 16.例文帳に追加

被テスト回路である論理回路４をテストするＢＩＳＴ回路３には、制御回路１１、テストパターン発生回路１２、第１のパターン生成回路１３、第２のパターン生成回路１４、信号圧縮パターン生成回路１５、及び故障検出解析回路１６が設けられる。 - 特許庁

CIRCUIT, METHOD, AND APPARATUS FOR BURN-IN TEST AND PATTERN GENERATION PROGRAM例文帳に追加

バーンインテスト回路、方法、装置、及びパターン生成プログラム - 特許庁

PULSE PATTERN GENERATION METHOD FOR THREE PHASE CURRENT CONVERTER CIRCUIT例文帳に追加

三相電流形コンバータ回路のパルスパターン発生法 - 特許庁

SEQUENCE CIRCUIT AUTOMATIC TEST PATTERN GENERATION SYSTEM REUSING TEST PATTERN DATA BASE例文帳に追加

テストパターンデータベースを再利用する順序回路自動テストパターン生成システム - 特許庁

TEST PATTERN GENERATOR, TEST CIRCUIT TESTER, TEST PATTERN GENERATION METHOD, TEST CIRCUIT TESTING METHOD, TEST PATTERN GENERATION PROGRAM, TEST CIRCUIT TESTING PROGRAM, AND RECORDING MEDIUM例文帳に追加

試験パターン生成装置、テスト回路試験装置、試験パターン生成方法、テスト回路試験方法、試験パターン生成プログラム、テスト回路試験プログラム、および記録媒体 - 特許庁

To provide a pattern generation circuit of a BIST(build in self test) circuit capable of generating a prescribed test pattern in a small area by reducing the number of test pattern generation circuits, and a test pattern generation method for the BIST circuit.例文帳に追加

テストパターン発生回路の数を減じることにより、小面積で所定のテストパターンを発生することができるＢＩＳＴ回路のパターン発生回路及び発生方法を提供する。 - 特許庁

AUTOMATIC PATTERN GENERATION METHOD FOR FUNCTIONAL RTL CIRCUIT例文帳に追加

機能的ＲＴＬ回路用の自動テストパターン生成方法 - 特許庁

PATTERN AREA SPECIFYING METHOD, DOT IMAGE GENERATION CIRCUIT AND ITS CONSTITUTION CIRCUIT例文帳に追加

パターン領域特定方法、網点画像生成回路及びその構成回路 - 特許庁

PATTERN SYNCHRONIZING PULSE GENERATING CIRCUIT OF PULSE PATTERN GENERATOR AND SYNCHRONIZING PULSE GENERATION METHOD例文帳に追加

パルスパターン発生器のパターン同期パルス発生回路と同期パルス発生方法 - 特許庁

Pattern edit and pattern generation are started according to the BIST control circuit 310 and an edit instruction processing circuit 130 reads the pattern edit instruction stored in the pattern edit instruction storage circuit 120 and edits the pattern generation instruction stored in the pattern generation instruction storage circuit 110.例文帳に追加

ＢＩＳＴ制御回路３１０に従ってパターン編集・パターン発生が開始され、編集命令処理回路１３０は、パターン編集命令記憶回路１２０に記憶されたパターン編集命令を読出し、パターン発生命令記憶回路１１０に記憶されたパターン発生命令の編集を行なう。 - 特許庁

BIST CIRCUIT, SEMICONDUCTOR DEVICE, AND COMMAND PATTERN GENERATION METHOD OF BIST CIRCUIT例文帳に追加

ＢＩＳＴ回路、半導体装置及びＢＩＳＴ回路のコマンドパターン生成方法 - 特許庁

TEST-PATTERN GENERATION METHOD AND TEST METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のテストパターン生成方法及びテスト方法 - 特許庁

The reference pattern is provided by a pattern generation circuit that is resident within a larger comparison and counting circuit.例文帳に追加

リファレンス・パターンは、より大規模な比較計数回路に配置されるパターン発生回路によって提供される。 - 特許庁

To provide a test pattern generation method, a test pattern generation system, and a test pattern generation device capable of efficiently generating a test pattern which is used for testing a semiconductor integrated circuit.例文帳に追加

半導体集積回路のテストに用いるテストパターンを効率よく生成可能としたテストパターンの生成方法及びテストパターンの生成システム並びにテストパターン生成装置を提供する。 - 特許庁

A test pattern generation circuit 1 to generate a test pattern for disturbance test is provided within on SDRAM.例文帳に追加

ディスターブテスト用のテストパターンを生成するテストパターン発生回路１をＳＤＲＡＭ内に設ける。 - 特許庁

A test pattern to the logic circuit 4 generated in the test pattern generation circuit 12 is forcedly assigned to a corresponding scan flip-flop as a PLS input test pattern by the first test pattern generation circuit 13.例文帳に追加

テストパターン発生回路１２で生成された論理回路４に対するテストパターンは、第１のテストパターン生成回路１３でＰＬＳ用入力テストパターンを対応するスキャンフリップフロップに強制的に割り付けされる。 - 特許庁

To provide an MIL pattern generation circuit whose integration degree is high and whose circuit scale is small.例文帳に追加

本発明は、集積度が高く、回路規模の小さいＭＩＬパターン生成回路を提供する。 - 特許庁

To limit current consumption of a reference voltage generation circuit without requiring a large circuit pattern.例文帳に追加

大きな回路パターンを必要とせず、基準電圧発生回路の消費電流を制限する。 - 特許庁

To provide a power circuit pattern wiring width generation system and method for automatically performing calculation of a power circuit pattern wiring width, instead of conventional calculation of the wiring width by a worker, when forming a power circuit pattern on a printed circuit board.例文帳に追加

従来、電源回路パターンをプリント基板に形成する際、作業者が電源回路パターンの配線幅を計算するのでなく、自動的に配線幅の計算を行う。 - 特許庁

The verification pattern generation device is divided to a transfer pattern generation device performing pattern generation in a transfer unit such as write or read, and a circuit operation simulation device simulating a circuit inputting a signal to a logic circuit of a verification object.例文帳に追加

検証パターンの発生装置を、書き込み、読み出しといった転送単位で行う転送パターン発生装置と、検証対象論理回路へ信号を入力する回路を信号レベルで摸擬する回路動作摸擬装置とに分ける。 - 特許庁

A binarized mask pattern generation circuit 5 generates a binarized mask pattern from the falsely-recognized or unlearned image pattern and adds or changes contents of the binarized mask pattern storage circuit 3.例文帳に追加

２値マスクパターン作成回路５は、誤認識や未学習の画像パターンから２値マスクパターンを作成し、２値マスクパターン記憶回路３の内容の追加・変更を行う。 - 特許庁

The semiconductor integrated circuit 1 comprises a logic circuit 10, a pattern generation circuit 30, a step-number adjustment circuit 40, and a comparison circuit 60.例文帳に追加

半導体集積回路１は、論理回路１０、パターン生成回路３０、段数調整回路４０、及び比較回路６０を備えている。 - 特許庁

To prevent generation of burrs at a conduction electrode and to prevent short circuit or open circuit of a conductor pattern.例文帳に追加

導通電極におけるバリ状部の発生を防止し、導体パターンの短絡や断線を防止する。 - 特許庁

A dummy/padding generation circuit 25 generates a data pattern according to the instruction of the descriptor.例文帳に追加

ダミー／パディング生成回路２５は，ディスクリプタの指示に従ってデータパターンを生成する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, DESIGN SUPPORT SOFTWARE SYSTEM, AND AUTOMATIC TEST PATTERN GENERATION SYSTEM例文帳に追加

半導体集積回路、設計支援ソフトウェアシステム、および、テストパターン自動生成システム - 特許庁

METHOD AND DEVICE FOR DISPLAY OF PRINTED CIRCUIT BOARD GENERATION PATTERN AND PROGRAM RECORDING MEDIUM例文帳に追加

プリント回路板作成パターンの表示装置、表示方法、およびプログラム記録媒体 - 特許庁

On a transmitting side, a unique word error position setting circuit 1 sets an error pattern showing the additional information, and a pattern generation circuit 2 generates a unique pattern including the error pattern.例文帳に追加

送信側では、ユニークワード誤り位置設定回路１にて付加情報を示す誤りパターンを設定し、パターン発生回路２にて、誤りパターンを含んだユニークワードパターンを発生させる。 - 特許庁

TEST PATTERN GENERATION METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT, CONTROL PROGRAM, READABLE RECORDING MEDIUM例文帳に追加

半導体集積回路のテストパターン生成方法および半導体集積回路のテストパターン生成装置、制御プログラム、可読記録媒体 - 特許庁

A test pattern generated with the test pattern generation circuit 1 is given to the related circuit of the selected bank and the test pattern given from a tester is given to the related circuit of the other banks.例文帳に追加

選択されたバンクの関連回路にテストパターン発生回路１で生成されたテストパターンを与えるとともに、他のバンクの関連回路にはテスタから与えられたテストパターンを与える。 - 特許庁

A frame protection data generation circuit 24 generates frame protection pattern data by connecting the partial protection pattern data with each other.例文帳に追加

フレーム保護データ生成回路２４が当該部分保護パターンデータを連結してフレーム保護パターンデータを生成する。 - 特許庁

A frequency power generation coil pattern 7' is provided also to the surface in the opposite side of the surface of the printed circuit board 5 where the frequency power generation coil pattern 7 is provided.例文帳に追加

プリント基板５の周波数発電コイルパターン７を設けた面とは反対側の面にも周波数発電コイルパターン７´を設ける。 - 特許庁

Before the start of a test, a pattern generating instruction is loaded to a pattern generation instruction storage circuit 110 and a pattern edit instruction is loaded to a pattern edit instruction storage circuit 120 respectively via a BIST control circuit 310.例文帳に追加

テスト開始前までに、ＢＩＳＴ制御回路３１０を介して、パターン発生命令記憶回路１１０にパターン発生命令が、パターン編集命令記憶回路１２０にパターン編集命令が、それぞれロードされる。 - 特許庁

The delay time measurement circuit 17 measures a delay time until a measurement pattern transmitted from the measurement pattern generation circuit 13 reaches the measurement pattern detection circuit 15 via the signal delay circuit 11.例文帳に追加

遅延時間測定回路１７は、測定パターン生成回路１３から送信された測定パターンが信号遅延回路１１を介して測定パターン検出回路１５に到達するまでの遅延時間を測定する。 - 特許庁

The random simulation part 200 inputs the random pattern generated by the random pattern generation part into a circuit to be verified to random-simulate the circuit to be verified.例文帳に追加

ランダムシミュレーション部２００は、ランダムパターン生成部が生成したランダムパターンを検証回路に入力することにより、検証回路のランダムシミュレーションをおこなう。 - 特許庁

To provide a scan base ATPG (automatic test pattern generation) test circuit and test method, and a scan chain reconfiguration method.例文帳に追加

スキャンベースＡＴＰＧテスト回路、テスト方法及びスキャンチェーン再配置方法を提供する。 - 特許庁

This digital circuit device comprises: a signal pattern generation circuit 1-1 generating a regular cyclic digital signal pattern in synchronization with the clock signal that is a target of disturbance detection; and a signal pattern validity confirmation circuit 1-2 checking whether the cyclic digital signal pattern outputted from the signal pattern generation circuit 1-1 coincides with prescribed regularity or not.例文帳に追加

擾乱検出の対象のクロック信号に同期して規則的なサイクリックディジタル信号パターンを生成する信号パターン生成回路１−１と、信号パターン生成回路１−１から出力されるサイクリックディジタル信号パターンが所定の規則性と合致するかをチェックする信号パターン妥当性確認回路１−２とから成る。 - 特許庁

This test pattern generator 10 for generating a test pattern for scan-testing the semiconductor integrated circuit is provided with a risky portion extracting part 110, and an ATPG 150 of a pattern generation executing part for executing the generation of the test pattern.例文帳に追加

半導体集積回路をスキャンテストするためのテストパターンを生成するテストパターン生成装置１００は、危険箇所抽出部１１０と、テストパターンの生成を実行するパターン生成実行部であるＡＴＰＧ１５０を備える。 - 特許庁

The pattern generation circuit 30 inputs a random pattern RPAT into input terminals (P1, P2) of the N scan chains (11, 12), respectively.例文帳に追加

パターン生成回路３０は、Ｎ本のスキャンチェーン（１１，１２）のそれぞれの入力端子（Ｐ１，Ｐ２）にランダムパターンＲＰＡＴを入力する。 - 特許庁

To provide an electronic circuit analyzer capable of transmitting items required for mask pattern generation written in a conventional 'mask pattern instruction book' just by delivering an electronic circuit to a mask pattern generator.例文帳に追加

電子回路をマスクパターン生成者に手渡すだけで、従来の「マスクパターン指示書」に記載されていたマスクパターン生成に必要な事項を伝達できる電子回路解析装置を提供することを目的とする。 - 特許庁

A polarity indication signal generation circuit 3 selects the polarity pattern table based on a random value N outputted by a random value generation circuit 4 and outputs a polarity indication signal REVs based on the polarity pattern table.例文帳に追加

極性指示信号生成回路３は、乱数生成回路４が出力した乱数値Ｎに基づいて極性パターンテーブルを選択し、その極性パターンテーブルに基づき極性指示信号ＲＥＶｓを出力する。 - 特許庁

A power supply restoration detection circuit includes: a signal delay circuit 11 disposed in a power shutdown block 1; a measurement pattern generation circuit 13 disposed in an always-on block 9 where power source is always supplied; a measurement pattern detection circuit 15; and a delay time measurement circuit 17.例文帳に追加

電源遮断ブロック１に配置された信号遅延回路１１と、電源が常時供給される常時オンブロック９に配置された測定パターン生成回路１３、測定パターン検出回路１５及び遅延時間測定回路１７を備えている。 - 特許庁