「circuit pattern generation」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A resistor Rs for current detection is connected between a ground pattern 11b, corresponding to the high frequency generation circuit 21 and the ground pattern 11b, corresponding to a power amplifying circuit 22.例文帳に追加

高周波生成回路２１に対応するグランドパターン１１ｂと電力増幅回路２２に対応するグランドパターン１１ｃとの間に電流検出用の抵抗Ｒｓが接続される。 - 特許庁

In a fault simulation, a pattern input part 14 inputs a test pattern to a tested circuit whose fault generation is supposed by a fault supposing part 12.例文帳に追加

開示される故障シミュレーションでは、故障仮定部１２により故障が仮定された被テスト回路にパターン入力部１４からテストパターンが入力される。 - 特許庁

To provide a method of forming a conductor pattern, capable of preventing generation of disconnection or short circuit, or the like, and forming a conductor pattern with high reliability, and the like.例文帳に追加

断線、ショート等の発生を防止し、信頼性の高い導体パターンを形成することができる導体パターンの形成方法等を提供すること。 - 特許庁

Subsequently, a prescribed test pattern generation means for failure verification such as an ATPG is applied to the logic circuit after the sequence circuit is replaced by the combination circuit, thereby generating an input test pattern (step S2).例文帳に追加

続いて、順序回路を組み合わせ回路で置換した後の論理回路に対してＡＴＰＧ等の所定の故障検証用テストパターン生成手段を適用して入力テストパターンを生成する（ステップＳ２）。 - 特許庁

To provide an etchant composition for a copper-containing material, which prevents shape failure of circuit wiring of a fine pattern and generation of sludge, thereby to be able to form circuit wiring of a fine pattern not suffering from disconnection or short circuit.例文帳に追加

微細パターンの回路配線の形状不良及びスラッジの発生を防止することにより、断線やショート等がない微細パターンの回路配線を形成し得る銅含有材料用エッチング剤組成物を提供する。 - 特許庁

To effectively prevent the generation of short-circuit between pattern parts constituting a wiring electrode element formed on a substrate.例文帳に追加

基板上に形成する、配線、電極、素子等を構成するパターン部間で短絡が発生するのを効果的に防止する。 - 特許庁

To provide a pattern generation circuit that can properly convert data where an address does not agree in a phase to physical data.例文帳に追加

アドレスと位相が一致しないデータを物理データに正しく変換することができるパターン発生回路を提供すること。 - 特許庁

An expected value generation circuit 22 generates an expected value pattern on the basis of output patterns of the reference semiconductor integrated circuits 32A, 32B, and 32C, and a determination circuit 24 compares the expected value pattern generated by the expected value generation circuit 22 with an output pattern of the semiconductor integrated circuit 34 to be tested to determine whether the semiconductor integrated circuit 34 to be tested passes or fails the test.例文帳に追加

期待値生成回路２２で、基準の半導体集積回路３２Ａ、３２Ｂ、３２Ｃの出力パターンに基づいて期待値パターンを生成し、判定回路２４で、期待値生成回路２２で生成された期待値パターンとテスト対象の半導体集積回路３４の出力パターンとを比較することにより、テスト対象の半導体集積回路３４のパス／フェイル判定を行う。 - 特許庁

A circuit element 33 of the laser diode driver IC equipped with the recording waveform pattern generation circuit is mounted on the first face 41 and the second face 44.例文帳に追加

第１面４１及び前記第２面４４には、記録波形パターン発生回路付きレーザーダイオードドライバＩＣの回路素子３３が実装されている。 - 特許庁

To provide a printed circuit board capable of avoiding the deterioration of reliability because of generation of short-circuit or migration in the pattern region of a component mounting unit.例文帳に追加

部品搭載部のパターン領域でのショートの発生や、マイグレーションによる信頼性の低下を回避することが出来るプリント配線基板を提供する。 - 特許庁

The signal pattern generation circuit 1-1 and the signal pattern validity confirmation circuit 1-2 are each configured by use of a flip-flop circuit (FF) 1-3 and a combination logic circuit 1-4, and the clock signal CLK that is the disturbance detection target is inputted to a clock terminal of each the flip-flop circuit (FF).例文帳に追加

信号パターン生成回路１−１及び信号パターン妥当性確認回路１−２は、それぞれフリップフロップ回路（ＦＦ）１−３と組み合わせ論理回路１−４を用いて構成され、各フリップフロップ回路（ＦＦ）のクロック端子に擾乱検出対象のクロック信号ＣＬＫを入力する。 - 特許庁

This header detection circuit 107 is provided with a header pattern detection circuit 403 for judging whether or not decoding data match with a prescribed header pattern, and in the case of header non-detection, a timing generation circuit 404 generates a header error flag corresponding to it.例文帳に追加

ヘッダ検出回路１０７は、復号データが所定のヘッダパターンと一致するかを判定するヘッダパターン検出回路４０３を含み、ヘッダ未検出の場合にはタイミング発生回路４０４がこれに応じてヘッダエラーフラグを発生する。 - 特許庁

When a verification pattern is given to a different logic circuit of verification object, this device can be used without changing the transfer pattern generation device by changing only the transfer pattern constraint device.例文帳に追加

異なる検証対象論理回路に対して検証パターンを与える時には、転送パターン制約装置を変更するのみで、転送パターン発生装置は変更なく利用することが可能になる。 - 特許庁

A serializer 105 is synchronized with the multiplied clock signal generated by the PLL circuit 107, and outputs a serial data of a serial-converted test pattern from a pattern generation part 102.例文帳に追加

シリアライザ１０５は、ＰＬＬ回路１０７が生成する逓倍クロック信号に同期しパターン発生部１０２からのテストパターンをシリアル変換したシリアルデータを出力する。 - 特許庁

Since the parity data is generated by a parity generation circuit 16, it is difficult to write a desired pattern to the parity cell array PCA.例文帳に追加

パリティデータは、パリティ生成回路１６により生成されるため、所望のパターンをパリティセルアレイＰＣＡに書き込むことは難しい。 - 特許庁

To deter the generation of dendrite phenomenon and deter a short circuit between wirings by deterring the generation of migration at the end or the bent part of the wiring pattern in the wiring pattern forming method through liquid drop discharging method.例文帳に追加

液滴吐出法による配線パターン形成方法において、配線パターンの端部あるいは折れ曲がり部におけるマイグレーションの発生を抑止することにより、デンドライトの発生を抑止し、配線間の短絡を抑止する。 - 特許庁

To provide a semiconductor integrated circuit, a semiconductor integrated circuit design method, a scanning test pattern generation method, and a program capable of reducing cost in a scanning test.例文帳に追加

スキャンテストにおけるコストを低減することができる半導体集積回路、半導体集積回路設計方法、スキャンテストパタン生成方法及びそのプログラムを提供すること - 特許庁

To provide a sensor circuit capable of improving the temperature dependence characteristics of sensor output, without having to provide a resistor aimed at generation of heat, particularly, a circuit pattern or the like.例文帳に追加

発熱を目的とした抵抗体や回路パターン等を特に設けることなくして、センサ出力の温度依存特性を改善し得るセンサ回路を提供する。 - 特許庁

A scanning test of a combination circuit 200 is performed on the basis of a test pattern generated by a scan pattern generation circuit 300, a comparison control circuit 400 compares a test result with an expected value to check the shifting of the flip-flops 100-105.例文帳に追加

スキャンパターン生成回路３００で生成したテストパターンに基づいて組み合せ回路２００のスキャンテストを実行し、比較制御回路４００がテスト結果と期待値との比較を行い、フリップフロップ１００〜１０５のシフト動作の確認を行う。 - 特許庁

A text pattern generating device 11 acquires a test pattern with pattern length based on an index value by automatic test pattern generation (ATPG) based on a net list 21 of an LSI, and extracts only a part related with a circuit function operation, and outputs it as a test pattern 18 for power analysis.例文帳に追加

ＬＳＩのネットリスト２１をもとに、テストパターン生成装置１１は、自動テストパターン生成（ＡＴＰＧ）により指標値に基づくパターン長のテストパターンを得、そのうち回路機能動作に関する部分のみを抽出して電力解析用テストパターン１８として出力する。 - 特許庁

To improve reliability and efficiency in the verification of a ratio circuit by automating the specification of a signal collision spot, the extraction of the ratio circuit and the generation of an input pattern for ratio circuit verification.例文帳に追加

信号衝突箇所の特定、レシオ回路の抽出、レシオ回路検証用の入力パターンの作成を自動化し、レシオ回路検証に際しての信頼性および効率化の向上を実現する。 - 特許庁

To provide a pseudo random pattern transmitter capable of inserting a pseudo random pattern into a payload part of a PPP frame or an IP packet by software processing without using a pseudo random generation circuit based on hardware and transmitting the inserted pattern.例文帳に追加

ハードウエアによる擬似ランダム発生回路を使用せず、ソフトウエア処理により擬似ランダムパターンをＰＰＰフレームまたはＩＰパケットのペイロード部に挿入して送信できる擬似ランダムパターン送信装置を提供する。 - 特許庁

To prevent a seek pattern forming circuit 5 which does not include a pulse having extremely more narrow width than regular pulse width in an outputted seek pattern even when a generation period of a seek pattern is shorter than an applying period of a step pulse.例文帳に追加

シークパターンの発生周期がステップパルスの印加周期より短くなった場合でも、出力されるシークパターン中に正規のパルス幅よりも極端に幅狭のパルスを含まないシークパターン形成回路５を提供する。 - 特許庁

A pattern generation circuit 10 stores reference voltage data for generating reference voltage for changing an edge and pattern data for generating a reference pulse string, synchronizes the reference voltage data with the patten data and outputs the reference voltage data and the pattern data from terminals B and A, respectively.例文帳に追加

パターン生成回路１０は、エッジを変更するための基準電圧を生成する基準電圧データと、基準パルス列を生成するパターン・データを記憶し、同期して端子Ｂ及びＡから夫々出力する。 - 特許庁

To perform efficient generation of a test pattern capable of taking account of connection relation of instances on a critical path and avoiding an incorrect test, in creation of a test pattern of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のテストパタンの作成において、クリティカルパス上のインスタンスの接続関係を考慮し、かつ、誤テストを回避するテストパタンの生成を効率的に行う。 - 特許庁

To provide a good circuit pattern by preventing generation of variations in wiring film thickness in finishing of polishing and avoiding the reduction of the wiring sectional area caused by the lack of a wiring pattern.例文帳に追加

研磨終了時における配線膜厚のばらつき発生を防止するとともに、配線パターンの欠損に伴う配線断面積の減少を阻止して良好な回路パターンを得る。 - 特許庁

The result of simulation with delay fetched by the second test pattern generation circuit 15 is forcedly assigned to the corresponding scan flip-flop as a PLS test pattern with expected value.例文帳に追加

第２のテストパターン生成回路１４で取り込まれたディレイ付きのシミュレーション結果は、対応するスキャンフリップフロップに期待値付きＰＬＳ用テストパターンとして強制的に割り付けされる。 - 特許庁

A pattern generating circuit generates a plurality of the same continuous pattern data of test rate in the generation of a test waveform at a general test rate on the basis of the clock of the test rate generated in a rate generator, and generates a plurality of different continuous pattern data of test rate in the generation of high-speed test waveform.例文帳に追加

パターン発生回路は、レート発生器で発生したテストレートのクロックに基づいて、通常のテストレートでテスト波形を生成するときはテストレートの複数の同じ連続パターンデータを発生し、高速のテスト波形を生成するときはテストレートの複数の異なる連続パターンデータを発生する。 - 特許庁

To make the same verification pattern generation device available to a different verification object without change in logic verification of a logic circuit.例文帳に追加

論理回路の論理検証において、同一の検証パターンの発生装置を異なる検証対象に対しても変更無く利用可能にする。 - 特許庁

A class code generation circuit 26 detects the class to which the block belongs based on the supplied pattern compressed data, and outputs the class code (class).例文帳に追加

クラスコード発生回路２６は、供給されるパターン圧縮データに基づいて、そのブロックが属するクラスを検出し、クラスコードclassを出力する。 - 特許庁

To provide a pattern generation device capable of generating a desired pattern, without causing deterioration in the operation speed or without increasing circuit scale by a large amount, even when using a plurality of kinds of pattern data having each different data structure, or the like.例文帳に追加

データ構造が異なる複数種類のパターンデータが用いられる場合であっても、動作速度の低下及び回路規模の大幅な増大を招くことなく所望のパターンを発生することができるパターン発生装置等を提供する。 - 特許庁

The dot image generation circuit 1 is provided with a dot pattern memory 23 for storing dot patterns having n gradation elements and a comparator 24 for reading out a dot pattern from the memory 23 and comparing the read pattern with multi-valued image data.例文帳に追加

ｎ階調要素をもつ網点パターンを格納した網点パターンメモリ２３と、この網点パターン２３から網点パターンを読み出して多値画像データとを比較する比較器２４とを備えて網点画像生成回路を構成する。 - 特許庁

To provide a "pulse signal output circuit" which can prevent the generation of a harmonic component which leads EMC (Electro Magnetic Compatibility) interference from a wiring pattern or a signal line of the pulse signal output circuit or succeeding circuits using a simple circuit composition.例文帳に追加

簡単な回路構成によりパルス信号出力回路以降の配線パターンや信号線から、ＥＭＣ妨害の原因となる高調波成分の発生を防止できる「パルス信号出力回路」とする。 - 特許庁

A semiconductor device includes a test object circuit (700), scan chains (650) that enable scanning of the test object circuit, and a first random generation circuit (100) that forms a test pattern supplied to the scan chains.例文帳に追加

テスト対象回路（７００）と、上記テスト対象回路のスキャンを可能とするスキャンチェイン（６５０）と、上記スキャンチェインに供給されるテストパタンを形成するための第１乱数発生回路（１００）とを設ける。 - 特許庁

To provide a test pattern generation method for failure verification and its device to simply prepare a test pattern with respect to a logic circuit by using an ATPG without introducing a scan circuit even if a sequence circuit is included in the logic circuit, and to provide a failure verification method and its device, and a program.例文帳に追加

論理回路に順序回路が含まれていても、スキャン回路を導入することなく、ＡＴＰＧを用いて論理回路に対するテストパターンを簡易に作成することができる故障検証用テストパターン生成方法及びその装置、故障検証方法及びその装置、並びにプログラムを提供すること。 - 特許庁

High speed expansion and reduction conversion arithmetic circuits of a primitive pattern is constituted by using circuit structure for reading the texture pattern from a cache memory 2 by a texture address generation circuit 1 and loading applicable data from an external memory 3 when a cache mistake detection circuit 4 detects cache mistakes, and an interpolation circuit 4 by the bicubic function.例文帳に追加

テキスチャーアドレス発生回路１で、テキスチャーパターンをキャシュメモリ２から読みだし、キャシュミス検出回路４がキャシュミスを検出すると外部メモリ３から該当データをロードするための回路構成と、双３次関数による補間回路４を用いて、原始パターンの高速拡大および縮小変換演算回路を構成する。 - 特許庁

The supply voltage variation analysis device comprises a circuit element selection part 1 for selecting one or more circuit elements constituting a semiconductor integrated circuit to be analyzed, an analytic pattern generation part 2 for generating an analytic pattern for operating all or part of the selected circuit elements, and an analysis part 3.例文帳に追加

解析対象となる半導体集積回路を構成する一つ以上の回路素子を選択する回路素子選択部１と、選択された回路素子の全部又は一部を動作させる解析用パタンを生成する解析用パタン生成部２と、解析部３とで電源電圧変動解析装置を構成する。 - 特許庁

Thereby, the liquid crystal domain can be formed without forming a pattern on the common electrode and the risk of the generation of the short circuit in the cut region is prevented.例文帳に追加

これにより、共通電極にパターンを形成せずに液晶ドメインを形成でき、また、切断領域でのショートの発生危険も防止できる。 - 特許庁

To make the same verification pattern generation device available to a different verification object without change in logic verification of a logic circuit.例文帳に追加

論理回路の論理検証において、同一の検証パターンの発生装置を異なる検証対象に対しても変更無く利用可能にすることを目的とする。 - 特許庁

The printed circuit board 5 is also provided with a frequency power generation coil pattern 7 opposing to a gap 6 at the end surface of the field permanent magnet 4.例文帳に追加

このプリント基板５には界磁用永久磁石４の端面に空隙６を介して対向するように周波数発電コイルパターン７を設ける。 - 特許庁

To provide a dot image generation circuit capable of storing more dot patterns in the same memory area by reducing a storing area required for a dot pattern.例文帳に追加

網点パターンの格納領域を小さくして、同一メモリ領域内により多くの網点パターンを格納できる網点画像生成回路を提供する。 - 特許庁

A LEN counter 3 clears the LEN counter for each unit pulse pattern length on the basis of the LEN data from the memory 2, thus increasing the address AD from the address generation circuit 1.例文帳に追加

LENカウンタ３は、メモリ２からのLENデータを基に、単位パルスパターン長毎にLENカウンタクリアし、これによってアドレス発生回路１からのアドレスADをインクリメントする。 - 特許庁

If all signals constituting a signal pattern of the control signal are not off (S48:NO), there is a possibility that a malfunction occurs in the high voltage generation circuit.例文帳に追加

そして、制御信号の信号パターンを構成する信号全てがオフでなければ（Ｓ４８：ＮＯ）、高電圧発生回路の誤動作を生じる恐れがある。 - 特許庁

A by gradation dither coefficient generation circuit 15 divides the gradation of a video signal to plural areas, and generates a dither coefficient pattern according to the selected dither matrix pattern at every plural areas.例文帳に追加

階調別ディザ係数発生回路１５は、映像信号の階調を複数の領域に分け、この複数の領域毎に、選択されたディザマトリクスパターンに応じて、ディザ係数パターンを発生する。 - 特許庁

A CPU 10, measurement pattern data generation parts 2, 3, 4, 5, 6, and 7, design-side data generation parts 12 and 13, a comparison circuit 14 for comparing measurement pattern data with design-side data, a retry requirement-judging means 69, and a repeated inspection instruction means 61 are at least provided.例文帳に追加

ＣＰＵ１０と、測定パターンデータ生成部（２，３，４，５，６，７）と、設計側データ生成部（１２，１３）と、測定パターンデータと設計側データとを比較する比較回路１４と、リトライ必要性判定手段６９と、繰り返し検査命令手段６１とを少なくとも有する。 - 特許庁