「clamp pulse」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CLAMP PULSE GENERATING CIRCUIT AND IMAGE PROCESSING APPARATUS INCLUDING CIRCUIT例文帳に追加

クランプパルス生成回路及び同回路を有する画像処理装置 - 特許庁

Intervals among signals of a reset pulse RS for driving a CCD, a clamp pulse CP, a final stage transfer pulse ϕ2L, a transfer pulse ϕ1, an inverted transfer pulse ϕ2, and a sampling pulse SHD affect the image characteristic.例文帳に追加

CCDを駆動するリセットパルスRSと、クランプパルスCPと、最終段転送パルスφ2Lと、転送パルスφ1と、反転転送パルスφ2と、サンプリングパルスSHDの各信号の間隔は、画像特性に影響する。 - 特許庁

When a clamp pulse is outputted, output of the clamp pulse is decided with reference to a sliced input video signal, and the output of the clamp signal is limited.例文帳に追加

クランプパルスを出力する際に、入力映像信号をスライスした信号を基準にクランプパルスの出力判定を行い、クランプパルスに対し出力制限を行う。 - 特許庁

A clamp circuit 110 is provided to a pre-stage of the video switch circuit 120 and applies pedestal clamping to the video signal on the basis of a clamp pulse from a clamp pulse generating circuit 140.例文帳に追加

クランプ回路１１０は、ビデオスイッチ回路１２０の前段に設けられ、クランプパルス生成回路１４０からのクランプパルスに基づいて、映像信号のペデスタルクランプを行う。 - 特許庁

A clamp plus CP_1 in which a section to be superposed with the pulse SW is removed from the pulse CP_0, is generated.例文帳に追加

基本クランプパルスＣＰ_0からパルスＳ_Wと重なる区間を除去したクランプパルスＣＰ_1を生成する。 - 特許庁

A timing generating circuit which generates a clamp pulse ϕC_0 for on/off control over a clamp switch and a sample holding pulse ϕS_0 for on/off control over a sample holding switch synchronously raises the clamp pulse ϕC_0 and sample holding pulse ϕS_0 to level 'H'.例文帳に追加

クランプスイッチのオンオフを制御するクランプパルスφ_C0とサンプルホールドスイッチのオンオフを制御するサンプルホールドパルスφ_S0とを生成するタイミング発生回路は、期間１の前半での時点ｔ_1において、クランプパルスφ_C0とサンプルホールドパルスφ_S0とを同期してレベル「Ｈ」にする。 - 特許庁

When the horizontal synchronous signal is the normal signal, a clamp pulse of a pulse width of a predetermined value is generated, and when the signal is non-standard, the clamp processing is performed by generating the clamp pulse having a pulse width of the length in the period of one cycle or the black level period.例文帳に追加

水平同期信号が標準の信号であれば、予め定められた値のパルス幅のクランプパルスを生成し、非標準であれば、１周期の期間長もしくは黒レベル期間に長さのパルス幅を持つクランプパルスを生成し、クランプ処理を行なう。 - 特許庁

The solid-state imaging device that fixes a black level of an image output of a solid-state imaging element 1 with a clamp circuit 4 adopting a feedback clamp method, is provided with a pause pulse generator 6 and a clamp pulse pause circuit 7 and configured to inhibit supply of a clamp pulse to the clamp circuit 4 in the partial read scanning mode.例文帳に追加

フィードバッククランプ方式のクランプ回路４により、固体撮像素子１の画像出力の黒レベルを固定するようにした固体撮像装置において、休止パルス発生器６とクランプパルス休止回路７を設け、部分読出走査モードでは、クランプ回路４に対するクランプパルスの供給が禁止されるように構成したもの。 - 特許庁

The circuit 5 uses a reference voltage 104 to clamp a pedestal part of the video signal on the basis of the clamp pulse supplied from the selector circuit.例文帳に追加

回路５は、セレクタ回路から供給されたクランプパルスによりビデオ信号を基準電圧104にペデスタルクランプする。 - 特許庁

A clamp pulse generating section 60d generates a clamp pulse CP whose width is extended more than that in an ordinary state to extend an ON time of a switch element 52c of a clamp circuit 52 until a signal SC is stabilized from the start of driving the imaging apparatus so as to reduce a clamp time constant.例文帳に追加

クランプパルス生成部６０ｄは、撮像装置の駆動開始から信号ＳＣの立ち上がりまでの間、クランプパルスＣＰの幅を通常時より広げてクランプ回路５２のスイッチ素子５２ｃのオン時間を長くし、クランプの時定数を短くする。 - 特許庁

A comparison circuit 2 uses a reference voltage 103 to slice a video signal for detecting the synchronizing signal, and a clamp pulse generating circuit 3 generates a clamp pulse on the basis of an output from the comparison circuit 2.例文帳に追加

比較回路２はビデオ信号を基準電圧103でスライスして同期信号を検出し、回路３は比較回路２の出力によりクランプパルスを発生する。 - 特許庁

A synchronizing signal generating circuit 5 generates the clamp pulses A, B and gives them to the black level clamp circuit 3 via the pulse changeover device 7.例文帳に追加

同期信号発生回路５は、クランプパルスＡ、Ｂを生成し、パルス切替器７を介して黒レベルクランプ回路３に供給する。 - 特許庁

Also, when the clamp pulse signals CLPDM become the low level, the switch circuit 26 is turned on.例文帳に追加

また、クランプパルス信号ＣＬＰＤＭがローレベルとなるときに、スイッチ回路２６がオンとなる。 - 特許庁

When clamp pulse signals CLPDM and sample-and-hold pulse signals XSHD become low level, a switch circuit 23 is turned on.例文帳に追加

クランプパルス信号ＣＬＰＤＭおよびサンプルホールドパルス信号ＸＳＨＤがローレベルとなるときに、スイッチ回路２３がオンとなる。 - 特許庁

A pseudo-OB signal whose level is nearly equal to a black level (OB level) is generated after varying a LOW level of a reset pulse FR within a part of a horizontal period, and a pseudo-OB clamp circuit 5 for clamping the pseudo-OB signal is provided when a clamp pulse is supplied from a clamp pulse generating circuit 6.例文帳に追加

水平期間の一部でリセットパルスＦＲのLOWレベルを一定レベル以上に変化させて、黒レベル（ＯＢレベル）と略等しいレベルの擬似ＯＢ信号を生成し、クランプパルス発生回路６からクランプパルスが供給された場合に、擬似ＯＢ信号をクランプする擬似ＯＢクランプ回路５を設ける。 - 特許庁

Reset processing is performed by bringing the reset pulse FR to an "H" level during a period from two pixels before an optical black clamp pulse CLPOB falls down to an "L" level until the optical black clamp pulse CLPOB rises to the "H" level.例文帳に追加

このリセット処理は、オプティカルブラッククランプパルスＣＬＰＯＢが「Ｌ」レベルに立下げられる２画素分前からオプティカルブラッククランプパルスＣＬＰＯＢが「Ｈ」レベルに立上げられるまでの期間、リセットパルスＦＲを「Ｈ」レベルにすることによって行なう。 - 特許庁

Or the clamp pulse voltage generated in the active clamping circuit is fed back to the power factor improvement circuit.例文帳に追加

又はアクティブクランプ回路に発生するクランプパルス電圧を力率改善回路に帰還させる。 - 特許庁

To provide a pulse meter mounted on a wrist having a case and a wristband for clamp.例文帳に追加

ケースと締め付け用手首バンドとを有する手首に装着される脈拍計を提供すること。 - 特許庁

The output timing of a clamp pulse CP, a sample-and-hold pulse SH, and a reset gate clock RG from an output timing circuit 40, are controlled by a CPU 27.例文帳に追加

クランプパルスＣＰ、サンプルホールドパルスＳＨ、リセットゲートクロックＲＧの出力タイミング回路４０からの出力タイミングをＣＰＵ２７で制御する。 - 特許庁

The output timings of the clamp pulse CP, and the sample-and-hold pulse SH is controlled based on the propagation delay time recorded in the EEPROM 30.例文帳に追加

ＥＥＰＲＯＭ３０に記録された伝播遅延時間に基づいてクランプパルスＣＰ、サンプルホールドパルスＳＨの出力タイミングを制御する。 - 特許庁

The black level clamp circuit 3 decides the reference black level, based on the signal from the sample-and-hold circuit 2 and a black level clamp pulse (clamp pulse A or B) from a pulse changeover device 7, a video signal processing circuit 4 applies gain control and gamma processing or the like to the signal and provides the output of a video signal.例文帳に追加

黒レベルクランプ回路３においては、サンプルホールド回路２からの信号とパルス切替器７からの黒レベルクランプパルス（クランプパルスＡ又Ｂ）に基づいて、基準となる黒レベルが決定され、映像信号処理回路４において、ゲイン制御、ガンマ処理等が行われた後、映像信号として出力される。 - 特許庁

The second clamp circuit 104 uses a clamp pulse 113 generated by a clamp timing generator 112 at the post-stage of the second clamp circuit 104 and for the purpose of clamping the video signal 103 inside a synchronizing signal period to output a video signal 105 resulting from clamping the video signal 103.例文帳に追加

第２のクランプ回路１０４は、後段のクランプタイミング発生器１１２で作られた同期信号期間の内側にてクランプをかけるためのクランプパルス１１３を用いて、映像信号１０３にクランプをかけた映像信号１０５を出力する。 - 特許庁

The scanning electrode driving circuit part 110 is equipped with a sustain clamp circuit 112 which applies a sustain discharge pulse and a reset circuit 113 which applies a reset pulse.例文帳に追加

走査電極駆動回路部１１０は、維持放電パルスを印加する維持クランプ回路１１２と、リセットパルスを印加するリセット回路１１３を備える。 - 特許庁

To provide a clamp pulse generating circuit capable of generating a clamp pulse changed in an accurate timing corresponding to a type of a video signal and of adopting a circuit configuration minimizing its circuit scale for the former purpose.例文帳に追加

映像信号の種類に対応して正確なタイミングで変化するクランプパルスを生成することができ、そのための回路規模を最小限に抑えた回路構成とすることができるクランプパルス生成回路を提供すること。 - 特許庁

To provide a DC clamp circuit which will not produce lateral strip noise or fluctuated noise by changing the band of the DC clamp circuit used for analog/digital conversion of an analog signal, including a DC component depending on each clamp pulse within one screen.例文帳に追加

直流分を含むアナログ信号のＡ／Ｄ変換における直流クランプ回路の帯域を、一画面内で、クランプパスル毎に変化させることにより、横筋ノイズやパカツキノイズを発生させることない直流クランプ回路の提供。 - 特許庁

A clamp circuit 123 uses the voltage held by the sample-hold circuit 122 for a reference voltage to clamp a pedestal level of an external video signal in response to the clamp pulse and gives the clamped level to an input terminal 121b of the switch 121.例文帳に追加

クランプ回路１２３は上記サンプルホールド回路１２２に保持された電圧をリファレンス電圧として、クランプパルスに応じて外部映像信号のペデスタルレベルをクランプし、スイッチ１２１の入力端子１２１ｂに入力する。 - 特許庁

When the output is limited for a specified interval, limit in the output is released forcibly, and the clamp pulse is outputted.例文帳に追加

また、一定期間出力制限がかかった際には、強制的に出力制限を解除し、クランプパルスを出力する。 - 特許庁

Furthermore, a pulse driven switch and a synchronized sampling switch are activated, and substantially simultaneously the voltage clamp mechanism is deactivated.例文帳に追加

さらに、パルス駆動スイッチ及び同期サンプリングスイッチが起動され、ほぼ同時に電圧クランプ機構の動作が停止される。 - 特許庁

Also, the pulse voltages are supplied to the gates of the transistors 106, 108 through clamp circuits thereby a negative power source is dispensed with.例文帳に追加

またトランジスター１０６、１０８のゲートにクランプ回路を通じてパルス電圧を供給し、負の電源を不要とする。 - 特許庁

Then in the succeeding imaging operations, a clamp pulse CLP is generated according to the positional information stored in the position memory 78.例文帳に追加

そして、これ以降の撮像動作では、位置メモリ７８に記憶される位置情報に従ってクランプパルスＣＬＰが生成される。 - 特許庁

Setting values showing the timing of the starting edge and the ending edge of the clamp pulse CPOB, and the starting edge of the charge reading pulse SG are common irrespectively of the kind of CCD.例文帳に追加

また、クランプパルスCPOBの開始エッジ及び終了エッジ並びに電荷読み出しパルスSGの開始エッジのタイミングを示す設定値は、ＣＣＤの種類に関わらず共通値とされている。 - 特許庁

After an analog region clamp circuit 101 clamps an input video signal, a pulse attaching circuit 103 attaches a pulse to a pedestal part, and the analog / digital converter 107 converts the signal into digital data.例文帳に追加

入力映像信号をアナログ領域のクランプ回路１０１でクランプした後、パルス付加回路１０３でペデスタル部にパルスを付加し、Ａ／Ｄ変換器１０７でディジタルデータに変換する。 - 特許庁

The chopper circuit 4 and the clamp circuit 5 have IGBTs 4a, 5a, are controlled and turned on/off by the gate signal from the pulse generator 6, and convert a DC current into the variable pulse current.例文帳に追加

チョッパー回路４及びクランプ回路５はＩＧＢＴ４ａ，５ａを有し、パルスジェネレータ６からのゲート信号でＯＮ，ＯＦＦ制御して直流電流を可変パルス電流に変換する。 - 特許庁

Furthermore, a first clamp diode D1 is arranged between the power supply end (VDD) of the pulse signal generation circuit 21 and the winding B, and second clamp diodes D2 are arranged at both ends of the winding B so that a cathode is connected to the pulse signal generation circuit 21.例文帳に追加

その上で、パルス信号発生回路２１の電源端（ＶＤＤ）と巻線Ｂとの間に第１のクランプ用ダイオードＤ１を設け、巻線Ｂの両端に、カソードが該パルス信号発生回路２１に接続されるように、第２のクランプ用ダイオードＤ２を設ける。 - 特許庁

This ringing correcting circuit is composed of a clamp circuit 16 which is connected to the output side of a pulse amplifying circuit 1 for amplifying a pulse circuit, a differentiating circuit which differentiates the output of the clamp circuit 16, and an amplifier 20 for negative feedback which amplifies the output of the differentiating circuit 18.例文帳に追加

パルス信号を増幅するパルス増幅回路１２の出力側に接続されたクランプ回路１６と、クランプ回路１６の出力を微分する微分回路１８と、微分回路１８の出力を増幅する負帰還用増幅器２０とから成る。 - 特許庁

The clamp pulse generating circuit is configured with a PLL circuit for generating an intermediate signal synchronously with a reference signal, an AND circuit for generating a timing signal with a leading edge synchronously with a trailing edge of the reference signal by carrying out logical product arithmetic operation between the reference signal and the intermediate signal, and a clamp pulse forming circuit to form a clamp pulse on the basis of the timing signal.例文帳に追加

本発明では、基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とでクランプパルス生成回路を構成した。 - 特許庁

A boosting pulse FAIa, outputted from an oscillator 13, is given to the boosting circuit 11 as boosting pulses FAIb, FAIc, and FAId, whose amplitudes are limited in the optimum clamp levels for the respective regions A, B, and C by a clamp circuit 14 to which two clamp reference voltages CLref1, CLref2 are inputted.例文帳に追加

オシレータ１３から出力される昇圧パルスＦＡＩａは、二つのクランプ基準電圧ＣＬｒｅｆ１，ＣＬｒｅｆ２が入るクランプ回路１４により各領域Ａ，Ｂ，Ｃに最適のクランプレベルで振幅制限された昇圧パルスＦＡＩｂ，ＦＡＩｃ，ＦＡＩｄとして昇圧回路１１に与えられる。 - 特許庁

To provide a clamp pulse generating device of a liquid crystal display device which can generate clamp pulses having proper width at proper positions for various input signals.例文帳に追加

この発明は、各種入力信号に対して適切な位置にかつ適切な幅のクランプパルスを発生させることができるようになる液晶表示装置におけるクランプパルス生成装置を提供することを目的とする。 - 特許庁

Furthermore, output of the clamp pulse and limiting of the output thereof can be performed at a constant period, in order to suppress continuous lowering of luminance level.例文帳に追加

また、連続した輝度レベルの低下を抑えるため、クランプパルスの出力に対して、一定周期で出力と、出力制限を行うことを可能とした。 - 特許庁

A clamp pulse is output during a section AB (period TC_1) in which the section AL near the effective pixel region of the image signal corresponding to the black region.例文帳に追加

オプティカルブラック領域に対応する画像信号のうち、有効画素領域に近い区間Ａ__Lを除いた区間Ａ_B（期間Ｔ_C1）にわたりクランプパルスを出力する。 - 特許庁

The switch group A is connected to a clamp pulse input terminal of a CDS circuit 26, and the switch group B is connected to a sample hold input terminal of the CDS circuit 26.例文帳に追加

スイッチ群ＡをＣＤＳ回路２６のクランプパルス入力端子に、スイッチ群ＢをＣＤＳ回路２６のサンプルホールド入力端子に接続する。 - 特許庁

Thus, the provision of the different discharge characteristics at the high-speed/low-speed depending on the voltage level results in forming a plurality of clamp points flexibly coping with even the high-speed pulse at a large signal input so as to prevent the 1st pulse and the 2nd pulse from being in contact with each other.例文帳に追加

このように、電圧レベルに応じて高速度／低速度の放電特性の異なる放電特性を設けた結果、大信号時の高速度のパルスにも柔軟に対応する複数点のクランプポイントを作ることにより、第１パルスと第２パルスがくっつくのを防ぐことができる。 - 特許庁

The timing and the period of the area can be obtained in the clamp circuit based on an induced voltage in a saturatable reactor T_1 or a pulse transformer T_2 or the trigger signal of a semiconductor switch Thy.例文帳に追加

領域のタイミングと期間は、可飽和リアクトルＴ_1やパルストランスＴ_2での誘導電圧や半導体スイッチＴｈｙのトリガ信号を基にしてクランプ回路で得る。 - 特許庁

In a composite resonance switching converter comprising a voltage resonance converter provided on its primary side and a parallel resonance circuit or a series resonance circuit provided on its secondary side, an active clamp circuit is provided on its primary side in order to clamp a parallel resonance voltage pulse generated between terminals of a primary side parallel resonance capacitor to suppress the level of the pulse.例文帳に追加

一次側に電圧共振形コンバータを備え、二次側には並列共振回路又は直列共振回路を備える複合共振形スイッチングコンバータの構成に対して、その一次側にアクティブクランプ回路を設けることで一次側並列共振コンデンサの両端に生じる並列共振電圧パルスをクランプし、そのレベルを抑制する。 - 特許庁

A false OB clamping circuit 3B is provided for clamping a false OB signal when a clamp pulse CP2 is supplied from a clamp pulse generating circuit 4B by applying a clock voltage or a DC level to an electrode adjacent to a charge voltage converter in the part of one horizontal period, and generating the false OB signal substantially equal to a black level (OB level).例文帳に追加

１水平期間の一部で電荷電圧変換部に隣接する電極にクロック電圧または直流レベルを印加させ、黒レベル（ＯＢレベル）と略等しいレベルの擬似ＯＢ信号を生成し、クランプパルス発生回路４ＢからクランプパルスＣＰ２が供給された場合に、擬似ＯＢ信号をクランプする擬似ＯＢクランプ回路３Ｂを設ける。 - 特許庁