「clock control」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To control a voltage generator by generating a clocked standby mode clock signal using two clock signals.例文帳に追加

２つのクロック信号を用いてクロックト待機モードクロック信号を発生し、電圧発生器を制御する。 - 特許庁

To control each clock at an arbitrary position related to the rise or fall of a clock.例文帳に追加

クロックの立ち上がりや立ち下がりに関して、１クロックごとに任意の位置に制御することを可能にする。 - 特許庁

The VCO changes the reproduction clock frequency based on the control voltage received from the control section.例文帳に追加

ＶＣＯは、制御部から受け取る制御電圧で再生クロック周波数を変化させる。 - 特許庁

In a control circuit block 70, timing control is carried out by one clock signal.例文帳に追加

また、制御回路ブロック７０では、一つのクロック信号によってタイミング制御が行われる。 - 特許庁

FREQUENCY CONTROL DEVICE, FREQUENCY CONTROL METHOD, CLOCK GENERATION CIRCUIT, ELECTRONIC APPARATUS AND PROGRAM例文帳に追加

周波数制御装置、周波数制御方法、クロック生成回路、電子機器、及び、プログラム - 特許庁

Clock control circuits 20_1 to 20_n control supply to function blocks 30_1 and 30_n of a clock generated by a clock generation circuit 40, on the basis of control signal inputs from the function blocks 30_1 and 30_n.例文帳に追加

クロック制御回路２０_1 …２０_n は、機能ブロック３０_1 …３０_n からの制御信号入力に基づいて、クロック生成回路４０により生成されたクロックの機能ブロック３０_1 …３０_n への供給を制御する。 - 特許庁

When control signals for setting the same command from the control signal generation part 24 are consecutively output over a plurality of clock lengths, the clock signal CLK is masked with a clock control part 21.例文帳に追加

制御信号発生部２４から同一コマンドを設定するための制御信号が複数クロック長に亘って連続して出力されるとき、クロック制御部２１でクロック信号ＣＬＫがマスクされる。 - 特許庁

In a clock setting table 25 included in the clock control unit 30, correspondence between a temperature detected by the temperature sensor 24 and the clock speed is recorded.例文帳に追加

また、クロック制御部３０が備えるクロック設定テーブル２５には、温度センサ２４の検知した温度とクロック速度の対応が記録されている。 - 特許庁

Further, at the same time, a clock control circuit 110 sends a clock out to only the module A12 and stops supplying the clock to the other modules B to D.例文帳に追加

また同時に、クロック制御回路１１０は、モジュールＡ１２のみにクロックを送出し、他のモジュールＢ〜Ｄへのクロックの供給を停止する。 - 特許庁

A clock control part 8 supplies a clock signal via a clock signal line 9 for only the reception channels to which the selected satellites are allotted.例文帳に追加

クロック制御部８は、選定したＧＰＳ衛星を割り当てる受信チャネルのみにクロック信号線９を介してクロック信号を供給する。 - 特許庁

To generate a clock being synchronized with a post-multiplication clock and having a frequency and phase agreeing with those of a reference clock without performing control from the exterior.例文帳に追加

逓倍後クロックと同期し、かつ、周波数と位相が基準クロックと一致したクロックを、外部からコントロールすることなく生成可能にする。 - 特許庁

To provide a semiconductor integrated circuit including a clock signal propagation gate which can control a clock signal and reduce skew of the clock signal.例文帳に追加

クロック信号のスキュー低減が可能でクロック信号が制御できるクロック信号伝搬ゲートを含む半導体集積回路を提供する。 - 特許庁

TEST CLOCK CONTROL STRUCTURE TO GENERATE CONFIGURABLE TEST CLOCK FOR SCAN-BASED TESTING OF ELECTRONIC CIRCUITS USING PROGRAMMABLE TEST CLOCK CONTROLLER例文帳に追加

プログラム可能テストクロックコントローラを使用した電子回路のスキャンベーステスト用に構成可能なテストクロックを生成するためのテストクロック制御構造 - 特許庁

In the clock path extraction device 1, a clock path search part 11 analyzes RTL (Register Transfer Level) description data 100 and searches for a clock path from a clock terminal of a designated module to a clock generation start point, a clock path extraction part 12 eliminates an invalid clock path on the basis of clock control information 200 and extracts only a valid clock path.例文帳に追加

実施形態のクロック経路抽出装置１は、クロック経路探索部１１が、ＲＴＬ記述データ１００を解析し、指定されたモジュールのクロック端子からクロック生成起点までのクロック経路を探索し、クロック経路抽出部１２が、クロック制御情報２００にもとづいて無効クロック経路を除外し、有効クロック経路のみを抽出する。 - 特許庁

A sub-clock correcting part 6 of a clock control circuit device 21 corrects the oscillation frequency of a sub-clock signal SCLK, based on a main clock signal MCLK, and a main clock monitoring part 7 monitors the oscillation status of the main clock signal MCLK, based on the sub-clock signal SCLK.例文帳に追加

クロック制御回路装置２１のサブクロック補正部６は、メインクロック信号ＭＣＬＫに基づいてサブクロック信号ＳＣＬＫの発振周波数を補正し、メインクロック監視部７は、サブクロック信号ＳＣＬＫに基づいてメインクロック信号ＭＣＬＫの発振状態を監視する。 - 特許庁

To control a clock skew while suppressing the deviation of setup time.例文帳に追加

セットアップの時間のずれを抑制しつつ、クロックスキューを調整する。 - 特許庁

To control setting data of a tuner without generating a system clock.例文帳に追加

システムクロックを発生することなく、チューナの設定データを制御する。 - 特許庁

A timing control unit 108 multiplies and frequency-divides a reference clock.例文帳に追加

タイミング制御部１０８は、基準クロックを逓倍及び分周する。 - 特許庁

SYSTEM CLOCK CONTROLLER AND CONTROL METHOD OF STREAM RECEIVER例文帳に追加

ストリーム受信機のシステムクロック制御装置及びシステムクロック制御方法 - 特許庁

RECEIVING CIRCUIT, RADIO WAVE MODIFICATION CLOCK, AND CONTROL METHOD OF RECEIVING CIRCUIT例文帳に追加

受信回路、電波修正時計及び受信回路の制御方法 - 特許庁

To provide an optical disk device which generates an accurate control clock.例文帳に追加

正確な制御クロックを発生する光ディスク装置を提供する。 - 特許庁

To perform the timing control of a clock signal for each digital system.例文帳に追加

クロック信号のタイミング調整を個々のデジタルシステムごとに行う。 - 特許庁

OPTICAL DISK APPARATUS, CLOCK SIGNAL GENERATION METHOD, PROGRAM, AND CONTROL APPARATUS例文帳に追加

光ディスク装置、クロック信号生成方法、プログラムおよび制御装置 - 特許庁

A phase control circuit 3 performs phase control of a second clock signal so that it becomes a phase corresponding to the phase of a clock signal CLKI_1.例文帳に追加

位相制御回路３は、クロック信号ＣＬＫＩ＿１の位相に応じた位相となるよう第２のクロック信号の位相制御を行う。 - 特許庁

A control circuit 31 is provided with clock (or calendar) function part 35.例文帳に追加

制御回路３１は、時計（またはカレンダ）機能部３５を備えている。 - 特許庁

ELECTRONIC APPARATUS, ELECTRONICALLY CONTROLLED MECHANICAL CLOCK, AND THEIR CONTROL METHOD例文帳に追加

電子機器、電子制御式機械時計およびそれらの制御方法 - 特許庁

ELECTRONIC EQUIPMENT, ELECTRONICALLY CONTROLLED MECHANICAL CLOCK, AND THEIR CONTROL METHOD例文帳に追加

電子機器、電子制御式機械時計およびそれらの制御方法 - 特許庁

A diffused clock signal is not used for a writing control circuit D1.例文帳に追加

書込制御回路Ｄ１には拡散クロック信号を用いない。 - 特許庁

CLOCK CONTROL CIRCUIT AND SEMICONDUCTOR INTEGRATED DEVICE MOUNTED THEREWITH例文帳に追加

クロック制御回路およびそれを搭載した半導体集積装置 - 特許庁

CLOCK GENERATING CIRCUIT AND CONTROL METHOD, AND SEMICONDUCTOR STORAGE DEVICE例文帳に追加

クロック生成回路および制御方法並びに半導体記憶装置 - 特許庁

SAMPLING CLOCK GENERATING CIRCUIT, DATA TRANSFER CONTROL DEVICE AND ELECTRONIC DEVICE例文帳に追加

サンプリングクロック生成回路、データ転送制御装置及び電子機器 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, ELECTRONIC EQUIPMENT, AND CLOCK SWITCHING CONTROL METHOD例文帳に追加

半導体集積回路装置、電子機器、クロック切り替え制御方法 - 特許庁

The optical switch control part 14 generates the control signal using the local clock selected by the selector part 44 as an operation clock.例文帳に追加

光スイッチ制御部１４は、セレクタ部４４により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行う。 - 特許庁

SAMPLING CLOCK CONTROL METHOD OF DIVERSITY RECEIVER AND DIVERSITY RECEIVER例文帳に追加

ダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機 - 特許庁

The data transfer controller includes a clock generating circuit 440 that generates clock signals CLKH, CLKF and a clock control circuit 450 that controls the clock generating circuit 440 and generates a system clock SYCLK on the basis of the clock signals CLKH, CLKF.例文帳に追加

データ転送制御装置は、クロックＣＬＫＨ、ＣＬＫＦを生成するクロック生成回路４４０と、クロック生成回路４４０を制御し、ＣＬＫＨ、ＣＬＫＦに基づきシステムクロックＳＹＣＬＫを生成するクロック制御回路４５０を含む。 - 特許庁

To provide a method for clock control amount operation enabling the operation of a clock control amount without imposing a large load to software processing when regenerating a system clock on a receiving side from a PCR (program clock reference) value.例文帳に追加

ＰＣＲから受信側のシステムクロックを再生するに当たり、ソフトウェア処理に大きな負荷をかけることなくクロック制御量の演算処理を実行することが可能なクロック制御量演算方法を提供する。 - 特許庁

A sound generating channel clock control part 231 and a DSP clock control part 322 output mask signals Sa-Sd for masking the clock signal ϕ only for a period when the clock signal is actually not used in each sampling period.例文帳に追加

発音チャンネルクロック制御部２３１およびＤＳＰクロック制御部２３２は、各サンプリング周期において実際に使用されていない期間だけクロック信号φをマスクするマスク信号Ｓa〜Ｓdを出力する。 - 特許庁

To make generable phase matched internal clocks from respective clock phase control circuits irrespective of distances from the clock input terminal of a clock generating circuit to the respective clock phase control circuits.例文帳に追加

クロック発生回路１００における、クロック入力端Ｓからの各クロック位相調整回路までの距離に拘わらず、各クロック位相調整回路からは位相がそろった内部クロックＣＬＫＡ，ＣＬＫＢを発生可能とする。 - 特許庁

The clock frequency control circuit 46 changes a frequency value of the low-speed clock generated by a low-speed clock generation part 14 or the high-speed clock generated by a high-speed clock generation part 4 on the basis of the frequency setting value.例文帳に追加

クロック周波数制御回路４６は、周波数設定値に基き、高速クロック発生部４が発生する高速クロックまたは低速クロック発生部１４が発生する低速クロックの周波数値を変化させる。 - 特許庁

When the clock failure detection signal 211 does not assert while the clock output of the active-system clock generating device is stopped, a clock dynamic switching control device reports externally as a clock failure detection circuit alarm signal 332.例文帳に追加

現用系クロック生成装置のクロック出力がストップされている時間にクロック障害検出信号２１１がアサートしなかった時にクロック障害検出回路アラーム信号３３２として外部に報告する。 - 特許庁

A reference clock signal is output from a single reference clock oscillation source 15, and a divided clock signal dividing the reference clock signal by mutually different dividing ratio is supplied to each drive circuit 10, 11, 12, 19 as the control clock signal.例文帳に追加

１つの基準クロック発振源15から出力される基準クロック信号を互いに異なる分周比で分周した分周クロック信号が、各駆動回路10、11、12、19に制御クロック信号として供給される。 - 特許庁

To provide a clock generation circuit and a clock generation method which generate a spectrum spread clock and control phases of a reference clock signal and an output clock signal with a high precision and comprise compact circuits.例文帳に追加

スペクトラム拡散クロックを発生し、参照クロック信号及び出力クロック信号の高精度な位相の制御を高速に行い、かつ、コンパクトな回路で構成するクロック発生回路及びクロック発生方法を提供する。 - 特許庁

During a scan test, first and second clock control sections 106, 107 select a scan clock input terminal 104 by a control signal from a control signal input terminal 105 to supply clock paths 108, 109 with a clock during the scan test.例文帳に追加

第１、第２のクロック制御部１０６、１０７は、スキャンテスト時に、制御信号入力端子１０５からの制御信号によってスキャンクロック入力端子１０４を選択し、クロックパス１０８、１０９へスキャンテスト時のクロックを供給する。 - 特許庁

The processor 1 has: a clock control circuit 21 which outputs a control clock signal ECLK generated on the basis of a supplied clock signal CLK according to a control signal S_CYCLE for controlling the clock signal CLK; and a plurality of serially connected ALUs 22-25.例文帳に追加

プロセッサ１は、クロック信号CLKを制御するための制御信号S_CYCLEに応じて、供給されたクロック信号CLKに基づいて生成された制御クロック信号ECLKを出力するクロック制御回路２１と、直列に接続された複数のALU２２〜２５とを有する。 - 特許庁

This reproducing device having a clock synchronization type arithmetic part 12, a clock generating part 11 for generating the clock, and an output buffer 13 is provided with a clock generation control part 10.例文帳に追加

クロック同期式の演算部１２と、そのクロックを発生するクロック生成部１１と、出力バッファ１３とを有する再生装置に対して、クロック生成制御部１０を設ける。 - 特許庁