「clock model」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The clock input buffer is provided with a latch functioning block and a model latch functioning block.例文帳に追加

クロック入力バッファは、ラッチ機能ブロックと、モデルラッチ機能ブロックとを備える。 - 特許庁

A logical simulator 101 as a detail circuit model including clock information is provided with a processor model 102, memory models 103 and 104, and a peripheral circuit model 105.例文帳に追加

クロック情報を含む詳細な回路モデルとしての論理シミュレータ１０１は、プロセッサモデル１０２、メモリモデル１０３，１０４、周辺回路モデル１０５を備えている。 - 特許庁

To provide an electronic clock with the inspection function of the clock whose inspection efficiency in the manufacture of the electronic clock can be enhanced more than in conventional cases and to provide a model of inspecting the electronic clock.例文帳に追加

電子時計の製造時における検査効率を従来よりも向上させることができる時計の検査機能を備えた電子時計及びその検査方法を提供する。 - 特許庁

The model latch functioning block, however, receives a clock signal and a control signal to generate a delayed inverse clock signal.例文帳に追加

一方で、モデルラッチ機能ブロックは、遅延逆クロック信号を生成するために、クロック信号と制御信号とを受信する。 - 特許庁

The high speed serial bus model 5 fetches the reference clock signal of an ASIC2 being a verification object circuit as a reception clock signal.例文帳に追加

高速シリアルバスモデル５は、検証対象回路であるASIC２の基準クロック信号を受信クロック信号として取り込む。 - 特許庁

To provide a thin-model electronic clock capable of receiving radio information from outside.例文帳に追加

外部からの無線情報を受信することができかつ薄型の電子時計を提供する。 - 特許庁

A clock frequency is automatically adjusted by a clock controller 50 inside a CPU board 40 having a CPU 41 so as to follow speed of a simulation model 31 that is a logic model having a slow operation frequency (the clock frequency).例文帳に追加

動作周波数（クロック周波数）の遅い論理モデルであるシミュレーションモデル３１の速度に追随するように、ＣＰＵ４１を有するＣＰＵボード４０内のクロックコントローラ５０によって自動的にクロック周波数を調整するようにしている。 - 特許庁

Further, since a value of a clock frequency division ratio generated on the simulation model 31 side is made to be taken into the clock controller 50 simultaneously with access to a slave model 32 from the CPU 41, a simulation method having extremely small overhead for clock control (adjustment) can be achieved.例文帳に追加

更に、シミュレーションモデル３１側で生成されたクロック分周比の値を、ＣＰＵ４１からスレーブモデル３２へのアクセスと同時に、クロックコントローラ５０内に取り込むようにしたので、クロック制御（調整）のためのオーバヘッドが極めて少ないシミュレーション方法を実現できる。 - 特許庁

This method for calculating jitter by a clock tree in one embodiment divides the clock tree into a plurality of stages and calculates jitters of one or more stages according to a model of at least a part of a circuit related to the clock tree.例文帳に追加

一実施例でのクロックツリーにてジッタを計算する方法は、クロックツリーを複数のステージに分割し、クロックツリーに関連する回路の少なくとも一部分のモデルに従って、１以上のステージのジッタを算出する。 - 特許庁

There are some restored models of clocks displayed outside: the model of the water clock which was the oldest clock of Japan: a fire clock which was used in China; and many valuable genuine clocks, such as sun clocks and Japanese clocks, displayed inside. 例文帳に追加

日本最古の時計である漏刻の復元模型や中国で使われていた火時計の復元模型が屋外に展示されており、また日時計や和時計といった貴重な実物の時計を数多く展示している。 - Wikipedia日英京都関連文書対訳コーパス

The model latch functioning block supplies a delayed inverse clock signal to the latch functioning block to generate a control signal.例文帳に追加

モデルラッチ機能ブロックは、制御信号を生成するために、遅延逆クロック信号をラッチ機能ブロックに供給する。 - 特許庁

A macro delay model F2 has been formed in advance, and a delay calculation of a top level is performed using the delay model F2, and thus the clock skew between each of macros 2 and 3 of clock supply targets in a function block which is a design target is reduced.例文帳に追加

予めマクロの遅延モデルＦ２を作成し、この遅延モデルＦ２を用いてトップレベルの遅延計算を行うことにより、設計対象とする機能ブロック内のクロック供給対象のマクロ２，３の各々間のクロックスキューを削減する。 - 特許庁

In a method for calculating jitter in a clock tree in one embodiment, the clock tree is divided into a plurality of stages, and the jitter in one or more of the stages is calculated according to a model of at least a part of a circuit associated to the clock tree.例文帳に追加

一実施例でのクロックツリーにてジッタを計算する方法は、クロックツリーを複数のステージに分割し、クロックツリーに関連する回路の少なくとも一部分のモデルに従って、１以上のステージのジッタを算出する。 - 特許庁

In one embodiment, to efficiently calculate the jitter and to achieve clock skew zero, a model synthesizes a symmetrical clock tree of the circuit in which corresponding stages in all paths from a root of the clock tree to sinks of the clock tree exhibit properties approximately electrically equivalent to each other.例文帳に追加

一実施例では、ジッタを効率的に計算し且つクロックスキューゼロを達成するため、モデルは回路の対称的なクロックツリーを合成し、そのツリーでは区六浮くツリーのルートからクロックツリーのシンクに至る全てのパス中の関連するステージは、近似的に電気的に互いに等価な性質を示す。 - 特許庁

In one embodiment, in order to efficiently calculate jitters and accomplish zero clock skew, the model combines symmetrical clock trees with each other, related stages in all the paths from the route of the clock trees to the sink of the clock trees show properties approximately electrically equivalent to one another in the trees.例文帳に追加

一実施例では、ジッタを効率的に計算し且つクロックスキューゼロを達成するため、モデルは回路の対称的なクロックツリーを合成し、そのツリーでは区六浮くツリーのルートからクロックツリーのシンクに至る全てのパス中の関連するステージは、近似的に電気的に互いに等価な性質を示す。 - 特許庁

To provide a method for efficiently designing an LSI including a functional block by use of a timing model having two kinds of modes of ideal clock condition and propagation clock condition.例文帳に追加

理想クロック条件と伝搬クロック条件との２種類のモードを有するタイミングモデルを用いて、効率良く、機能ブロックを含んだＬＳＩの設計を行う方法を提供する。 - 特許庁

An edge timing of the clock and an effective signal value of the signal input/output to/from the clock synchronization circuit at this timing are calculated using the second discrete model to execute the simulation.例文帳に追加

そして、クロックのエッジタイミングおよびこのタイミングでのクロック同期回路に入出力される信号の実効的信号値が、第２離散モデルを用いて計算され、シミュレーションが実行される。 - 特許庁

To generate a model, as a general programming description, capable of verifying, at a cycle precision level, hardware operating in accordance with a multiphase clock.例文帳に追加

多相クロックにより動作するハードウェアをサイクル精度レベルで検証可能なモデルを汎用プログラミング記述として生成する。 - 特許庁

Environmental tolerance showing the probability of speaking corresponding to the environmental conditions is found according to the environmental conditions inputted from a clock part 301, a temperature sensor 302 and an illuminance sensor 303 by an environmental tolerance calculating part 210 while referring to a time model, a temperature model and an illuminance model.例文帳に追加

環境尤度計算部２１０は、計時部３０１、温度センサ３０２及び照度センサ３０３から入力される環境条件に従って時間モデル、温度モデル及び照度モデルを参照し、環境条件によって発音される確率を示す環境尤度を求める。 - 特許庁

The decided input signal and output signal are applied to a simulation model 26 of a central processing system, and the condition of the central processing unit 21 at each clock cycle is decided.例文帳に追加

その入力信号、出力信号を、中央処理システムのシミュレーションモデル（２６）に印加し、それぞれのクロックサイクルにおける中央処理ユニット２１の状態を決定する。 - 特許庁

A CO2 discharged amount calculation part 32 calculates CO2 discharged amount when a vehicle travels in each link at each clock time on the basis of the vehicle speed and acceleration of the vehicle model existing in each link on the road network on each clock time to be obtained from the simulated traffic flow.例文帳に追加

ＣＯ２排出量計算部３２によって、シミュレーションされた交通流から得られる、各時刻において道路ネットワーク上の各リンクに存在する車両モデルの車速及び加速度に基づいて、各時刻において各リンクを車両が走行したときのＣＯ２排出量を計算する。 - 特許庁

Therefore, since simulation can be performed in a form approximate to the case that the CPU board 40 and the simulation model 31 inside a PC 30 operate at the same clock frequency, the co-simulation well adapted for the actual LSI or the like is possible.例文帳に追加

そのため、ＣＰＵボード４０と、ＰＣ３０内のシミュレーションモデル３１とが、同一クロック周波数で動作する場合に近い形でシミュレーションができるので、実際のＬＳＩ等に適応したコ・シミュレーションが可能である。 - 特許庁

Service hubs are in place every several hundred meters with around-the-clock services, and people can get as many as goods they want—such a “convenience” is the value added convenience store business model of Japan as described above.例文帳に追加

このようなサービスのハブが、24 時間営業で数百メートルおきに存在し、かつそこでは欲しい商品が欲しい量だけ手に入るという「便利さ」、これを付加価値とするのが先述の通り、我が国のコンビニ・ビジネスモデルである。 - 経済産業省

The simulation processing part performs the count processing of a count value based on a gradation clock, and inputs the data of a PWM data signal from the display driver model to a display panel model, and specifies the changing point of the PWM data signal, and acquires the count value corresponding to the specified changing point, and obtains the gradation data of the PWM data signal based on the acquired count value.例文帳に追加

シミュレーション処理部は、階調クロックに基づきカウント値のカウント処理を行い、表示ドライバモデルからのＰＷＭデータ信号のデータを表示パネルモデルに入力し、ＰＷＭデータ信号の変化点を特定し、特定された変化点に対応するカウント値を取得し、取得されたカウント値に基づいて、ＰＷＭデータ信号の階調データを求める。 - 特許庁

The CDFGs 48A, 48B, and so on are scheduled and allocated for respective states by a scheduling/state allocation means 44 according to clock frequencies for respective blocks, and cycle precision models of the hardware are generated by a cycle precision model generation means 45 for the respective states, as descriptions represented in a general programming language.例文帳に追加

そのＣＤＦＧ４８Ａ、４８Ｂ、・・を、スケジューリング・ステート割り振り手段４４で各ブロックのクロック周波数によりスケジューリングしてステートに割り振り、サイクル精度モデル生成手段４５によりステート毎にハードウェアのサイクル精度モデルを汎用プログラミング言語により表現した記述として生成する。 - 特許庁

To attain pseudo clock technology which can be attained with the actual time even when errors are included in the estimation of predicted propagation time without utilizing complex delay model by utilizing positioning signals of various frequencies, although the conventional technology can not be attained unless various delay models are utilized.例文帳に追加

擬似時計技術はこれまではさまざまな遅延モデルを用いなければ実現できなかったが、本発明は、複数周波数の測位信号を用いることにより複雑な遅延モデルを用いなくても実時間で、予測伝搬時間の推定に誤差が含まれていても実現する。 - 特許庁

The load characteristics data on a model test piece at each timing of rock compressing tests is stored in a storage means 2, is read by an address generator 3 which generates an address according to a clock from the function generator 1, and is inputted to an amplifier 13 for load as a signal corresponding to a load of a virtual test piece.例文帳に追加

記憶手段２には岩石圧縮試験の各タイミングにおけるモデル試験片の荷重特性データが格納されており、これを前記関数発生器１からのクロックに対応してアドレスを発生するアドレス発生器３により読み出して、仮想試験片の荷重に対応する信号として、荷重用増幅器１３に入力する。 - 特許庁

The logic model 10 comprises a trigger signal generation part 40 generating a trigger signal preVP1 for triggering operation of the voltage generation circuit 20, a counter part 60 changing a counter variable (RISE, FALL) based on a clock signal CLK, and an initialization part 50 resetting the counter variable (RISE, FALL) to an initial value every time the trigger signal preVP1 is changed.例文帳に追加

その論理モデル１０は、電圧発生回路２０の動作をトリガするトリガ信号ｐｒｅＶＰ１を生成するトリガ信号生成部４０と、クロック信号ＣＬＫに基づいてカウンタ変数（ＲＩＳＥ，ＦＡＬＬ）を変化させるカウンタ部６０と、トリガ信号ｐｒｅＶＰ１が変化する毎にカウンタ変数（ＲＩＳＥ，ＦＡＬＬ）を初期値にリセットする初期化部５０とを備える。 - 特許庁