「clock waveform」に関連した英語例文の一覧と使い方

Weblio 辞書 > 英和辞典・和英辞典 > clock waveformに関連した英語例文

>"clock waveform"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

例文

clock waveformの部分一致の例文一覧と使い方

該当件数 : 261件

1 2 3 4 5 6 次へ＞

例文

CLOCK GENERATION DEVICE AND WAVEFORM RECORDER例文帳に追加

クロック生成装置および波形記録計 - 特許庁

A waveform generator is clock-operated according to an input clock signal, and generates a waveform signal.例文帳に追加

波形生成器は、入力クロック信号によってクロック動作し、波形信号を生成する。 - 特許庁

CLOCK SIGNAL WAVEFORM CORRECTING METHOD AND APPARATUS FOR THE SAME例文帳に追加

クロック信号波形補正方法及びその装置 - 特許庁

WAVEFORM GENERATION CIRCUIT AND SPECTRUM SPREADING CLOCK GENERATION APPARATUS例文帳に追加

波形生成回路及びスペクトル拡散クロック発生装置 - 特許庁

例文

A clock generator 106 generates a clock signal 140, in this waveform generator of the present invention.例文帳に追加

波形発生器１０において、クロック発生器１０６は、クロック信号１４０を生成する。 - 特許庁

例文

A clock generator includes a waveform generator and a de-skew circuit.例文帳に追加

クロック生成器は波形生成器およびデスキュー回路を含む。 - 特許庁

Fig.(A) shows a waveform at a transfer verification time from a clock domain CD1 to a clock domain CD2.例文帳に追加

（Ａ）はクロックドメインＣＤ１からクロックドメインＣＤ２への乗り換え検証時の波形である。 - 特許庁

A waveform composition circuit 7 synthesizes, in terms of waveform, the clock signals from the selector circuit 6 to newly generate a clock signal.例文帳に追加

波形合成回路７は、セレクタ回路６からＨエッジ／Ｌエッジ生成クロック信号を波形合成して新たにクロック信号を生成する。 - 特許庁

The de-skew circuit is connected to the waveform generator, and generates an output clock signal by gate- controlling the waveform signal from the waveform generator with the input clock signal so that the skew of an output clock signal can be made smaller than the input clock signal.例文帳に追加

デスキュー回路は、波形生成器に接続され、出力クロック信号のスキューが入力クロック信号に対して小さくなるように、波形生成器からの波形信号を入力クロック信号でゲート制御して、出力クロック信号を生成する。 - 特許庁

例文

A waveform shaping circuit 19 shapes the AC components into a clock pulse.例文帳に追加

波形整形回路１９は交流成分をクロックパルスに整形する。 - 特許庁

例文

An analog clock generating circuit 120 generates an analog clock signal having a periodic analog waveform.例文帳に追加

アナログクロック生成回路１２０は、周期的なアナログ波形形状を有するアナログクロック信号を生成する。 - 特許庁

A waveform observing part 5 displays the measured signal as the bit string waveform through the use of the reproduction clock subjected to frequency division.例文帳に追加

波形観測部５は、分周された再生クロックを用いて被測定信号をビット列波形として表示する。 - 特許庁

Waveform conversion circuits 15_1-15_N apply waveform conversion to each of the transmitted clock signals to output them to clock transmitting destination circuits 16_1-16_N.例文帳に追加

波形変換回路１５_１〜１５_Ｎは伝送されてくるクロック信号をそれぞれ波形変換してクロック伝送先回路１６_１〜１６_Ｎに出力する。 - 特許庁

A waveform shaping circuit 24 reproduces the clock signal, and the digital processing circuit 26 performs processing synchronously with the clock.例文帳に追加

波形整形回路２４はクロック信号を再生し、ディジタル処理回路２６はそのクロックに同期して処理を行う。 - 特許庁

Since CO2=1 in a clock signal TCK2 in the figure (A), a waveform on the launch side of a clock signal CK2 is masked.例文帳に追加

（Ａ）のクロック信号ＴＣＫ２は、ＣＯ２＝１であるため、クロック信号ＣＫ２のラウンチ側の波形がマスクされる。 - 特許庁

A clock modulating part 10 generates an output clock CLK_O by modulating a reference clock CLK_i in response to the modulated waveform signal MW.例文帳に追加

クロック変調部１０は、基準クロックＣＬＫ＿ｉを変調波形信号ＭＷに応じて変調して出力クロックＣＬＫ＿Ｏを発生する。 - 特許庁

A waveform mixer generates an internal clock signal to be synchronized with the rising edge of the first clock signal and the falling edge of the second clock signal.例文帳に追加

波形混合器は第１クロック信号の立上りエッジと第２クロック信号の立下りエッジに同期される内部クロック信号を発生する。 - 特許庁

A recording clock generating circuit 9 is provided in the laser drive waveform generating circuit 2 for generating a clock of frequency that is higher than that of a synchronous clock 202.例文帳に追加

また、記録クロック生成回路９をレーザ駆動波形生成回路２に持たせ、同期クロック２０２より高周波数のクロックを生成する構成としている。 - 特許庁

Since LO1=1 in a clock signal TCK1 in the figure (A), a waveform on the capture side of a clock signal CK1 is masked.例文帳に追加

（Ａ）のクロック信号ＴＣＫ１は、ＬＯ１＝１であるため、クロック信号ＣＫ１のキャプチャ側の波形がマスクされる。 - 特許庁

To adjust a phase of a sampling clock without depending on a waveform of an analog signal.例文帳に追加

アナログ信号の波形に依存せず、サンプリングクロックの位相を調整可能にする。 - 特許庁

A delay analyzer 100 calculates delay time and/or a waveform rounding value of a clock signal input into a clock mesh connection element, on the basis of the delay time and/or the waveform rounding value of the clock signal at multiple positions on a clock mesh.例文帳に追加

遅延解析装置１００は、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および／または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および／または波形鈍り値を算出する。 - 特許庁

CLK shows a waveform of a master clock, HD the waveform of a horizontal synchronizing signal (one period), Hϕ1 the waveform of a horizontal CD driving cock, and Vϕ1, Vϕ2 and Vϕ3 the waveforms of the vertical CCD driving clock (three phase transfer driving).例文帳に追加

ＣＬＫはマスタークロック、ＨＤは水平同期信号（１周期）、Ｈφ１は水平ＣＣＤ駆動クロック、Ｖφ１，Ｖφ２，Ｖφ３は垂直ＣＣＤ駆動クロック（３相転送駆動）の波形を示している。 - 特許庁

To make a pulse waveform proportional to an optional pulse width of an input to perform shift operation by clock synchronization.例文帳に追加

入力の任意のパルス幅に比例したパルス波形をクロック同期でシフト動作させる。 - 特許庁

To provide a differential clock generating circuit capable of compensating the delay of the differential clock and making the waveform thereof steep.例文帳に追加

差動クロックの遅延を補償することができ、更に波形を急峻にすることができる差動クロック生成回路を提供する。 - 特許庁

A semiconductor integrated circuit of an embodiment comprises a clock signal generation part, a clock waveform shaping part and a plurality of function blocks.例文帳に追加

実施の形態の半導体集積回路は、クロック信号生成部と、クロック波形整形部と、複数の機能ブロックとを有する。 - 特許庁

The clock waveform shaping part generates a plurality of clock signals each having a phase the same as at a rise edge of the clock signal generated by the clock signal generation part but having a phase different from a phase at a fall edge.例文帳に追加

クロック波形整形部は、クロック信号生成部で生成されたクロック信号と立ち上がりエッジの位相が同一で、かつ立ち下がりエッジの位相が異なる複数のクロック信号を生成する。 - 特許庁

The various driving waveform data can be provided with less driving waveform data by variably changing a timing clock for deciding the output timing of the DA 150 by a clock control circuit 151.例文帳に追加

ＤＡ１５０の出力タイミングを決定するタイミンググクロックをクロック制御回路１５１により可変とすることで、少ない駆動波形データで様々な駆動波形データが提供可能となる。 - 特許庁

The sound source system is provided individually with a clock generator 84 which generates a system clock SCK to be supplied to a CPU 30 etc., through an internal bus 20 and a clock generator 85 which generates a clock ACK for waveform synthesis to be supplied to a waveform synthesizer 72 of a sound source accelerator 70.例文帳に追加

内部バス２０を介してＣＰＵ３０等へ供給するシステムクロックＳＣＫを生成するクロック発生部８４と、音源アクセラレータ７０の波形合成器７２に与える波形合成用クロックＡＣＫを生成するクロック発生部８５とを別個に設ける。 - 特許庁

To provide a clock signal generator for generating a clock signal whose signal waveform deviation and whose phase distortion due to signal delay is hardly generated in clock signal transmission.例文帳に追加

クロック信号伝送において信号波形歪みや信号遅延による位相ひずみの生じにくいクロック信号を発生するクロック信号発生装置を提供する。 - 特許庁

OPTIMUM MODULATION WAVEFORM GENERATION APPARATUS AND METHOD FOR REDUCING CLOCK NOISE, CLOCK NOISE REDUCTION APPARATUS FOR MODULATING CLOCK FREQUENCY BY OPTIMUM MODULATION WAVEFORM, SPECTRUM ANALYSIS APPARATUS, COMPUTER PROGRAM FOR CALCULATING OPTIMUM MODULATION WAVEFORM, AND COMPUTER-READABLE STORAGE MEDIUM WITH THE COMPUTER PROGRAM STORED例文帳に追加

クロックノイズを低減する最適変調波形生成装置および方法，その最適変調波形によりクロック周波数を変調するクロックノイズ低減装置，スペクトル解析装置および最適変調波形を算出するコンピュータプログラムおよびそのコンピュータプログラムを格納したコンピュータ読み取り可能な記憶媒体 - 特許庁

The testing device of the semiconductor integrated circuit includes a first waveform generator 1a for supplying a first test clock generated by masking an optionlal clock pulse of a clock having a first frequency to a first clock domain and a second waveform generator 1b for supplying a second test clock generated by masking an optional clock pulse of a clock having a second frequency to a second clock domain.例文帳に追加

本発明にかかる半導体集積回路の試験装置は、第１の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第１のテストクロックを第１のクロックドメインに供給する第１の波形生成器１ａと、第２の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第２のテストクロックを第２のクロックドメインに供給する第２の波形生成器１ｂと、を備える。 - 特許庁

Thereby the horizontal clock is generated by utilizing a waveform of the clock synchronized with the input video data, and the PLL circuit becomes unnecessary.例文帳に追加