「clock waveform」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A prescribed frequency range of a reproduced signal is emphasized by a waveform equalizing means 1, and the output signal is sampled by an analog/digital converter 2 using the reproducing clock.例文帳に追加

波形等化手段１により再生信号の所定の周波数帯域を強調し、その出力信号を、再生クロックを用いてアナログ・デジタルコンバータ２により標本化する。 - 特許庁

To provide a waveform shaping circuit for ignoring a single clock width pulse, which is available even when a logic circuit is designed while using positive or negative logic.例文帳に追加

論理回路の設計を正論理、或いは、負論理を用いて行った場合であっても共に使用可能な１クロック幅パルスを無視する波形整正回路を提供する - 特許庁

An averaging processing unit 24 applies averaging processing to the acquired waveform information to eliminate a random noise jitter component of the data signal Dr to be measured and the clock signal CK.例文帳に追加

平均化手段２４は、取得された波形情報を平均化処理してクロック信号ＣＫと被測定データ信号Ｄｒのランダムノイズ性のジッタ成分を除去する。 - 特許庁

This circuit integrates an inputted clock into a middle potential signal in slow waveform to be settled on a specified-range level, and compares the level of this intermediate potential signal with reference potential.例文帳に追加

入力されるクロックを積分して所定範囲レベルに収まる緩やかな波形の中間電位信号にし、この中間電位信号のレベルを基準電位と比較する。 - 特許庁

In the PLL circuit for converting the analog data signal into a digital data signal synchronously with the generated clock signal and generating the clock signal based on this digital data signal, a digital waveform equalization processing is applied to the digital data signal only during the analog data signal is synchronized with the clock signal.例文帳に追加

生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいてクロック信号を生成するPLL回路において、アナログデータ信号とクロック信号とが同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うことにした。 - 特許庁

The power transmission control device provided in the power transmission device of a non-contact power transmission system includes: a drive clock generation circuit 25 for generating a drive clock DRCK, a driver control circuit 26 for generating a driver control signal on the basis of the drive clock DRCK, a waveform detection circuit 30, and a control circuit 22.例文帳に追加

無接点電力伝送システムの送電装置に設けられる送電制御装置は、駆動クロックＤＲＣＫを生成する駆動クロック生成回路２５と、駆動クロックＤＲＣＫに基づいてドライバ制御信号を生成するドライバ制御回路２６と、波形検出回路３０と、制御回路２２を含む。 - 特許庁

In the sensor control circuit, a waveform shaping part for shaping a loop oscillation signal into a pulse waveform and generating the clock signal (CLK) is loaded between a sensor driving part and a logic part, without loading the exclusive OSC (oscillation circuit) for generating the clock signal, and a boosting part for supplying a high-voltage power source (VPPH) for EEPROM rewriting is added.例文帳に追加

センサ制御回路において、クロック信号を生成するための専用のＯＳＣ（発振回路）部を搭載せず、センサ駆動部とロジック部の間に、ループ発振信号をパルス波形に整形してクロック信号（ＣＬＫ）を生成する波形整形部を搭載し、更に、ＥＥＰＲＯＭ書き換え用の高圧電源（ＶＰＰＨ）供給のために昇圧部が追加されている。 - 特許庁

A start detecting sensor 71a is connected to a D terminal of the monitor circuit 182 via a waveform shaping circuit 183 and an input/output port 155, and a second clock circuit 181 is connected to a clock terminal of the monitor circuit 182 via an inverter 184.例文帳に追加

監視回路１８２には、Ｄ端子にスタート検出センサ７１ａが波形整形回路１８３及び入出力ポート１５５を介して接続され、ＣＬＫ端子に第２クロック回路１８１が反転器１８４を介して接続されている。 - 特許庁

Thus, a digital phase locked loop 33 detects a phase state of a 5ms frame synchronizing signal from a 5ms frame synchronous producing section 35 on the basis of a timing clock from a waveform rectifier section 32 and generates a fundamental clock in response to the phase state.例文帳に追加

このために、デジタル位相同期ループ３３は、波形整流部３２からのタイミングクロックに基づいて、５ｍｓフレーム同期生成部３５からの５ｍｓフレーム同期信号の位相状態を検出し、その位相状態に応じた基本クロックを発生する。 - 特許庁

To provide a phase detecting method and a phase detection circuit preventing influence of waveform distortion of a received signal due to inter-code interference, preventing phase change, step out, or the like, of a reproduction clock and stably reproducing a clock.例文帳に追加

符号間干渉等による受信信号の波形の歪みによる影響を受けにくく、再生クロックの位相変動や同期外れ等を防止し、安定したクロック再生を可能とする位相検出方法及び位相検出回路を提供する。 - 特許庁

To provide an image reading apparatus capable of eliminating a failure that stripes occur on a read image by making a structure that the shape of a CCD output waveform does not vary even if a frequency spread clock is employed as a CCD driving clock.例文帳に追加

ＣＣＤ駆動クロックに周波数拡散クロックを使用した場合でも、ＣＣＤ出力波形の形状が変化しない構成とすることで、読取画像にスジが発生する不具合を改善可能な画像読取装置を提供すること。 - 特許庁

This time meter has a vibration detector 1 which detects the vibration generated by a vibration generating device and a waveform shaping circuit 3 which shapes the waveform output pulses of the vibration detected by the vibration detector 1 and a microcomputer 4 or operation IC is made to find the integral value of the vibration generation time according to the count value of a clock while the waveform shaping circuit 3 generates the waveform-shaped output pulses.例文帳に追加

振動発生装置が発生する振動を検出する振動検出器１と、振動検出器１が検出した振動の出力パルスを波形整形する波形整形回路３とを有し、マイクロコンピュータ４または演算ＩＣに、波形整形回路３で波形整形した出力パルスが発生している間のクロックのカウント値にもとづいて、振動発生時間の積算値を求めさせる。 - 特許庁

Further, at the time of starting signal reading, the waveform equalizing circuit 36 sets the center frequency of the filter based on the frequency of the channel clock of the reproduced signal in a disk center position.例文帳に追加

さらに、波形等化回路３６は、信号読み出しの開始時には、フィルタの中心周波数を、ディスク中心位置の再生信号のチャンネルクロックの周波数に基づき設定する。 - 特許庁

Furthermore, because a waveform on the wired-OR wire does not change in a case where internal commands are continuously created in n clock cycles, reduction of the power consumption is also achieved.例文帳に追加

さらに、ｎクロックサイクルで内部コマンドが連続生成されるケースでは、ワイヤードオアされた配線上の波形が変化しないことから、消費電力を削減することも可能となる。 - 特許庁

To reduce the electric power consumption further by selecting an FF providing minimum electric power consumption from each parameter of a data operation rate (the ratio of toggle ratio of data input terminal to that of clock terminal) and input waveform transition time.例文帳に追加

データ動作率と入力波形遷移時間の各パラメータから最も低消費電力となるＦＦを選択することにより、より低消費電力化を可能とする。 - 特許庁

A phase comparator circuit 24 receives a frequency division clock for reading waveform data from the memories in the signal generation blocks 10 and 12, compares the phases of them and generates a phase difference signal.例文帳に追加

位相比較回路２４は、信号発生ブロック１０及び１２内のメモリから波形データを読み出すための分周クロックを受けて、これらの位相を比較し、位相差信号を生成する。 - 特許庁

To provide a clock generating circuit, capable of obtaining a modulation waveform high in the effect of suppressing a spectrum, and reducing a circuit scale relative to a modulation system by "Hershey-kiss"(R).例文帳に追加

スペクトルの抑圧効果の高い変調波形を得ることができ、Ｈｅｒｓｈｅｙ−ｋｉｓｓによる変調方式と比べ、回路規模を小さくするクロック生成回路の提供。 - 特許庁

To provide a synchronizing device for receiving serial data, which can correctly synchronize a received clock even if the waveform of the serial data is distorted in a receiving device receiving the serial data.例文帳に追加

シリアルデータを受信する受信装置において、シリアルデータの波形に歪みがあっても、受信クロックの同期を正しく行うことができるシリアルデータ受信の同期装置を提供する。 - 特許庁

This staircase waveform voltage is put together with a phase error voltage signal E from a reception synchronizing circuit 44 to generate a control voltage for a VCO 70 generating a reception-side chip clock.例文帳に追加

この階段波形電圧は受信同期回路４４からの位相誤差電圧信号Ｅと合成されて、受信側チップクロックを生成するＶＣＯ７０の制御電圧とされる。 - 特許庁

At each position corresponding to an amplitude peak of the stationary wave, the level of the light signal synchronously changes with others in a sine waveform having a frequency corresponding to the clock signal.例文帳に追加

定在波の振幅のピークにあたる各位置では、光信号のレベルが互いに同期して変化し、その変化波形はクロック信号に対応した周波数を持つサイン波形となる。 - 特許庁

The data recording part removes a high frequency component by performing filter processing of data sampled in N-times, while calibrating the internal clock by NTP, and generates the observation waveform data by resampling.例文帳に追加

データ収録部は、内部時計をＮＴＰで校正しながら、Ｎ倍でサンプリングしたデータをフィルタ処理で高周波成分を除去し、リサンプルして観測波形データを生成する。 - 特許庁

A recording clock and recording data are supplied to a prescribed circuit located inside an optical pickup in a state of mutual time sharing, to generate a recording light-emitting waveform for driving laser diode light emission, and then in a period during which the recording clock is absent, a laser diode is made to emit light, to carry out recording to an optical disk.例文帳に追加

記録クロックと記録データを互いに時分割で光ピックアップ内の所定の回路に供給してレーザーダイオード発光駆動用の記録発光波形を生成し、記録クロックのない期間にレーザーダイオードを発光させ光ディスクへの記録を行う。 - 特許庁

In the wavelength converter 46, a probe light source 52 generates the probe pulse light (wavelength λk) of a clock frequency extracted by the clock extracting circuit 40 and an LD amplifier 50 superimposes the waveform of signal light (λj) from the wavelength converter 32 to the probe pulse light (λk).例文帳に追加

波長変換器４６では、プローブ光源５２が、クロック抽出回路４０により抽出されたクロック周波数のプローブ・パルス光（波長λｋ）を発生し、ＬＤアンプ５０が、波長変換器３２からの信号光（λｊ）の波形をプローブ・パルス光（λｋ）に重ねる。 - 特許庁

The waveform shaping unit 20 shapes wave form of at least either each bit of the luminance data DL or the clock CK in such a manner that the latched data of a calibration data Dc included in at least one bit of the luminance data DL by the clock CK is equal to the expected value.例文帳に追加

波形整形部２０は、輝度データＤＬの少なくともひとつのビットに含まれるキャリブレーションデータＤｃをクロックＣＫでラッチしたデータがその期待値と一致するように、輝度データＤＬの各ビットまたはクロックＣＫの少なくとも一方の波形を整形する。 - 特許庁

The merge signals include the state data of the driving waveform signal in corresponding to the state of one side of the selected pulse signal and the clock pulse signal while including the drive signal in corresponding to the state of other side of the selected pulse signal and the clock pulse signal.例文帳に追加

前記マージ信号は、前記駆動波形信号の状態データを前記選別パルス信号の一方の状態と前記クロックパルス信号とに対応して含み、前記駆動信号を前記選別パルス信号の他方の状態と前記クロックパルス信号とに対応して含む。 - 特許庁

The method comprises a step of branching the optical signal into first and second optical signals, a step of widening the pulse width of the first optical signal and obtaining waveform shaped light, a step of generating a clock pulse on the basis of the second optical signal, and a step of inputting the waveform shaped light and the clock pulse to an optical AND circuit 10 and obtaining converted optical signals.例文帳に追加

本発明による方法は、光信号を第１及び第２の光信号に分岐するステップと、第１の光信号のパルス幅を拡大して波形整形光を得るステップと、第２の光信号に基いてクロックパルスを生成するステップと、波形整形光及びクロックパルスを光ＡＮＤ回路１０に入力して変換光信号を得るステップとを備えている。 - 特許庁

The circuit (18) comprises a signal generator (20) generating a variable signal arranged to vary the variable signal in order to form a signal waveform as the time elapses, and an oscillator (22) for modulating the frequency of a clock signal according to a frequency modulation waveform by forming a clock signal using the variable signal.例文帳に追加

本発明の回路（１８）は、可変信号を生成する信号発生器であって、時間の経過とともに信号波形を形成するために可変信号を変化させるように構成されている、信号発生器（２０）と、可変信号を用いてクロック信号を生成することにより、周波数変調波形に従ってクロック信号の周波数を変調させる発振器（２２）を備える。 - 特許庁

An output waveform variable buffer 107 applies waveform conversion to a logic signal generated from the recovered clock signal on the basis of the decision result according to conditions decided by a voltage generated from the frequency of the recovered clock signal and a power supply voltage applied from a power supply voltage supply device 109 to generate a data signal to be sent via the transmission line.例文帳に追加

出力波形可変バッファ１０７は、ロジック回路１０６が判定結果と再生クロック信号から生成したロジック信号を、周波数／電圧コンバータ１０８が再生クロック信号の周波数から生成した電圧と電源電圧供給器１０９から供給される電源電圧とから決定した条件で波形変換し、伝送路を介して送信するデータ信号を生成する。 - 特許庁

This circuit (18) is a signal generator (20) producing a variable signal constituted so as to change the variable signal for generating a signal waveform together with the lapse of time, and an oscillator (22) modulating the frequency of a clock signal in accordance with a frequency modulation waveform by generating the clock signal with the variable signal used.例文帳に追加

本発明の回路（１８）は、可変信号を生成する信号発生器であって、時間の経過とともに信号波形を形成するために可変信号を変化させるように構成されている、信号発生器（２０）と、可変信号を用いてクロック信号を生成することにより、周波数変調波形に従ってクロック信号の周波数を変調させる発振器（２２）を備える。 - 特許庁

This higher harmonic spread spectrum circuit of clock frequencies is provided with a transmitter for outputting a clock signal, a CR integrator for integrating each clock signal while switching plural time constants, a control signal generator for outputting a control signal for selecting the time constant, and a waveform shaper for wave form-shaping the output signal of the CR integrator.例文帳に追加

クロック信号を出力する発信器と、複数の時定数切り替えながら前記各クロック信号を積分するＣＲ積分器と、前記時定数を選択制御信号を出力する制御信号発生器と、ＣＲ積分器の出力信号を波形整形する波形整形器と、からクロック周波数の高調波スペクトラム拡散回路を構成する。 - 特許庁

A pattern generating circuit generates a plurality of the same continuous pattern data of test rate in the generation of a test waveform at a general test rate on the basis of the clock of the test rate generated in a rate generator, and generates a plurality of different continuous pattern data of test rate in the generation of high-speed test waveform.例文帳に追加

パターン発生回路は、レート発生器で発生したテストレートのクロックに基づいて、通常のテストレートでテスト波形を生成するときはテストレートの複数の同じ連続パターンデータを発生し、高速のテスト波形を生成するときはテストレートの複数の異なる連続パターンデータを発生する。 - 特許庁

The abnormal waveform detection circuit measures an inter-edge width after the start bit based on the edge detection signal and the internal clock signal, and generates an abnormal waveform detection signal if an error between the inter-edge width and the expected value indicated by the expected value signal exceeds a predetermined allowable error range.例文帳に追加

異常波形検出回路は、エッジ検出信号及び内部クロック信号に基づいてスタートビット以降のエッジ間の幅を計測し、エッジ間幅と期待値信号で示される期待値との間の誤差が所定の許容誤差範囲を超える場合に異常波形検出信号を生成する。 - 特許庁

When a phase shift of a reproduced signal relative to a channel clock is to be evaluated, from difference between output from a waveform equalization circuit to equalize an input reproduced signal to a predetermined target equalization characteristic and the target equalization characteristic, a group delay characteristic with respect to a frequency of the waveform equalization circuit is fixed.例文帳に追加

入力された再生信号を所定の目標等化特性に等化する波形等化回路の出力と、該目標等化特性との差分から、前記再生信号のチャネルクロックに対する位相ずれを評価する際に、該波形等化回路の周波数に対する群遅延特性を一定とする。 - 特許庁

To solve the matter of a bus type clock distribution circuit that a factor of switching error or jitter is inherent to the circuit because a reflected waveform from each branch line is superimposed on a drive waveform, and thereby the distributable distance and the number of fan-out are retrained severely when it is applied to a high frequency circuit.例文帳に追加

関連技術のバス型クロック分配回路は、各分岐配線による反射波形が駆動波形に重なり合い、スイッチング誤りやジッタの要因を内在しており高周波回路に適用するにあたり分配可能な距離やファンアウト数が厳しく制約される。 - 特許庁

This device is provided with a clock part outputting a present time signal, a trigger control part changing the trigger condition with respect to monitoring power waveform data in accordance with time which is previously set, a trigger detection part detecting whether monitoring power waveform data inputted through an A/D converter satisfies the trigger condition or not and a waveform memory detecting that data satisfies the trigger condition and storing monitoring power waveform data.例文帳に追加

現在時刻信号を出力する時計部と、予め設定された時刻に応じて監視電源波形データに対するトリガ条件を変更するトリガ制御部と、Ａ／Ｄ変換器を介して入力される監視電源波形データがトリガ条件を満たしているか否かを検出するトリガ検出部と、トリガ条件を満たしていることを検出して監視電源波形データを記憶する波形メモリ、とで構成されたことを特徴とするもの。 - 特許庁

Each information of rise and fall of the reproduced signal is individually multiplied by a PLL to generate a first PLL clock and a second PLL clock, and a reproduced waveform is sampled by the first and second PLL clocks to generate a first sampling string and a second sampling string.例文帳に追加

再生信号の立ち上がり及び立ち下がりの各情報に対して個別にＰＬＬを掛けて、第１のＰＬＬクロック、第２のＰＬＬクロックを生成し、再生波形を第１、第２のＰＬＬクロックにてサンプリングを行い、第１のサンプリング列、第２のサンプリング列を生成する。 - 特許庁

To provide a waveform equalizer which is capable of applying high-frequency band enhancement to a read signal without increasing inter-symbol interference even if the shortest run length of the read signal is below twice the clock period in a channel clock signal and a recorded information reproducing device.例文帳に追加

読取信号の最短ランレングスがチャンネルクロック信号におけるクロック周期の２倍以下であっても、符号間干渉を増大させることなく、この読取信号に対して高域強調をかけることができる波形等化器および記録情報再生装置を提供することを目的とする。 - 特許庁

The detection unit 25 of the reception apparatus 20_n, on the basis of the data output from a sampler unit 23, detects both/either the phase difference between data received by a data reception unit 21 and the clock received by a clock reception unit 22, and/or a waveform distortion of the data.例文帳に追加

受信装置２０_ｎの検出部２５において、サンプラ部２３から出力されるデータに基づいて、データ受信部２１により受信されたデータとクロック受信部２２により受信されたクロックとの間の位相差および該データの波形歪の双方または何れか一方の検出が行われる。 - 特許庁

This storage media reproduction equipment capable of reproducing a data-recordable disk 11 is equipped with a gap detector 22 that detects a time gap between a waveform rising edge or falling edge for reproduction signals from the disk 11 and a reproduction clock, and treatment means to perform waveform equalization to obtain desired waveform characteristics by compensating gaps based on the gaps detected by the gap detector 22.例文帳に追加

データの書き込み可能なディスク１１の再生が可能な記憶媒体再生装置において、ディスク１１からの再生信号の波形の立上りエッジ、又は立下りエッジと、再生クロックとの時間的なズレを検出するズレ検出器２２と、ズレ検出器２２により検出されたズレに基づいて、ズレを補償し、所望の波形特性を得るための波形等化を行う処理手段とを装備する。 - 特許庁

As a feature of this invention, a pulse compression unit for adjusting a half-value width of pulse time waveform of an optical pulse signal 19, which is entered in the multi-rate clock signal extractor 112, is provided.例文帳に追加

この装置の特徴は、マルチレートクロック信号抽出装置に入力された光パルス信号19のパルスの時間波形の半値幅を調整するためのパルス圧縮部が具えられている点である。 - 特許庁

The time constant of the waveform at a rise in boosted potential VPP is monitored at real time by measuring a time when boosted potential VPP reaches a specified reference potential by means of a system clock CLKS.例文帳に追加

昇圧電位ＶＰＰの上昇時の波形の時定数を、昇圧電位ＶＰＰが所定の基準電位に到達する時間をシステムクロックＣＬＫＳによって計測することによりリアルタイムにモニタする。 - 特許庁

To provide a 90-degree phase shifter capable of an output signal having a 90° phase difference, even for a clock signal having a waveform close to that of a rectangular wave and whose duty ratio deviates from 50%.例文帳に追加

矩形波に近い波形を有し、デューティ比が５０％からずれているクロック信号であっても、９０度位相差を有する出力信号を生成可能な９０度移相器を提供する。 - 特許庁

To provide a single-slope analog-to-digital (A/D) converter capable of suppressing increase in circuit scale, power consumption, and high frequency noise without requiring a high speed reference clock oscillator or an analog waveform generator.例文帳に追加

高速な参照クロック発振器やアナログ波形発生器を必要とせずに、回路規模や消費電力、高周波ノイズの増大を抑えることのできる単一スロープ型Ａ／Ｄ変換器を提供する。 - 特許庁

2 systems of integration circuit of variable capacity elements CA and CB changing their capacity while interlocked with displacement of a weight at occurrence of acceleration and a resistor R1 are applied with a pulse waveform clock signal CLK.例文帳に追加

加速度発生時に重錘体の変位に連動して容量が変化する可変容量素子ＣA ，ＣB と抵抗器Ｒ1 とによる２系統の積分回路には、パルス波形のクロック信号ＣＬＫが印加される。 - 特許庁

Also, when inputting an analog signal (R channel output) whose waveform is shown by (c) supplied from a D/A converter, the decoder generates a digital signal (clock) shown by (d) by the other comparator.例文帳に追加

また、復調器は、Ｄ／Ａコンバータから供給された（ｃ）に示すような波形のアナログ信号（Ｒチャンネル出力）を入力すると、他方のコンパレータにて、（ｄ）に示すようなデジタル信号（クロック）を生成する。 - 特許庁