「clock waveform」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a waveform analyzing device, capable of precisely performing an analysis of waveform at a sampling clock frequency lower than in the past, and a plasma treatment device using it.例文帳に追加

従来よりも低いサンプリングクロック周波数で波形の解析を正確に行う波形解析装置およびこれを用いたプラズマ処理装置を提供することを目的とする。 - 特許庁

Hereby, it becomes possible to dull the rise waveform and the fall waveform of positive phase clock pulses ϕ to be supplied to the charge pump circuit 10 of the step-up circuit.例文帳に追加

これにより、当該昇圧回路のチャージポンプ回路１０に供給される正相クロックパルスφの立ち上がり波形および立ち下がり波形を鈍らせることが可能となる。 - 特許庁

A clock is outputted to various circuits other than the light source device according to the waveform of the first clock signal before and after a second period including the first period, and only the count of the clock is continued without outputting the clock to the various circuits during the second period.例文帳に追加

第１期間を含む第２期間の間の前後は第１クロック信号の波形に従って光源装置以外の各回路にクロックを出力し第２期間の間はクロックのカウントを重ねるのみで各回路にクロック出力を行わない。 - 特許庁

In the digital processing apparatus, a clock signal generating circuit 12 of a transmitter side circuit 10 generates a clock signal CLK of a rectangular wave of a predetermined frequency, and a waveform deforming circuit 13 performs waveform deformation for the clock signal CLK in response to output from a transmission information output circuit 11 and superimposes the transmission information.例文帳に追加

送信側回路１０のクロック信号発生回路１２は所定周波数の矩形波のクロック信号ＣＬＫを発生し、波形変形回路１３は伝送情報出力回路１１からの出力に応じてクロック信号ＣＬＫを波形変形して伝送情報を重畳する。 - 特許庁

A waveform equalization amount adjusting method is provided, with which a waveform equalization amount can be optimized in a state that a device is normally operated, by adjusting the waveform equalization amount while using, in data received by a receiver, data obtained by a clock reproduced by a CDR and data obtained by a clock of which the phase is different from that of the clock reproduced by the CDR.例文帳に追加

レシーバで受信したデータにおいて、ＣＤＲで再生されたクロックで取得したデータと、ＣＤＲで再生されたクロックとは位相の異なるクロックで取得したデータとを用いて波形等化量を調整することにより、装置を通常動作させた状態で波形等化量を最適化できる波形等化量調整方式を提供する。 - 特許庁

Particularly, the output signal of the clock driving circuit 70 is differentiated by an RL differentiating circuit 90 to form an undershoot waveform or an overshoot waveform, thus reducing the number of output terminals CK1R, CK2R of the clock driving circuit 70.例文帳に追加

特に、クロック駆動回路７０の出力信号をＲＬ微分回路９０で微分して、アンダシュート波形あるいはオーバシュート波形を生成しているので、クロック駆動回路７０の出力端子ＣＫ１Ｒ，ＣＫ２Ｒ数を削減できる。 - 特許庁

On the other hand, a reference clock with speed higher than test signal is inputted into the waveform generating section 106 and the output from the waveform generating section 106 and the reference clock are inputted into DAC107 to generate test signal of semiconductor integrated circuit.例文帳に追加

そして、波形生成部１０６には、テスト信号より高速な基準クロックが入力され、波形生成部１０６の出力と基準クロックとがＤＡＣ１０７に入力され、半導体集積回路のテスト信号が生成される。 - 特許庁

When a drive circuit 510 supplies clock signals C1 and C2 being sine waves to a waveform shaping circuit 140, rectangular clock signals ϕ1 and ϕ2 whose waveforms are shaped are impressed from the waveform shaping circuit 140 to a scanning circuit 130.例文帳に追加

駆動回路５１０が、正弦波であるクロック信号Ｃ１，Ｃ２を波形整形回路１４０に供給すると、波形整形回路１４０から矩形である波形整形されたクロック信号φ１，φ２が走査回路１３０に印加される。 - 特許庁

To provide an optimum modulation waveform generating apparatus and method for reducing clock noise, a clock noise reduction apparatus for modulating a clock frequency by an optimum modulation waveform, a spectrum analysis apparatus, a computer program for calculating an optimum modulation waveform, and a computer-readable storage medium with the computer program stored, wherein the optimum modulation waveform can easily be obtained through calculation.例文帳に追加

クロックシステムのクロックノイズを低減する最適変調波形生成装置および方法，その最適変調波形によりクロック周波数を変調するクロックノイズ低減装置，スペクトル解析装置および最適変調波形を算出するコンピュータプログラムおよびそのコンピュータプログラムを格納したコンピュータ読み取り可能な記憶媒体に関するもので最適な変調波形を容易に計算で求めることを可能にする。 - 特許庁

A data latch unit 30 receives the luminance data DL and the clock CK output from the waveform shaping unit 20 and latches each bit of the luminance data DL by the clock CK.例文帳に追加

データラッチ部３０は、波形整形部２０から出力される輝度データＤＬおよびクロックＣＫを受け、クロックＣＫによって輝度データＤＬの各ビットをラッチする。 - 特許庁

Then, on the basis of the calculated delay time and/or the waveform rounding value, the delay analyzer 100 calculates the delay time of the clock signal input into the other circuit elements on a clock path.例文帳に追加

そして、その算出した遅延時間および／または波形鈍り値に基づいて、クロックパス上の他の回路素子に入力されるクロック信号の遅延時間を算出する。 - 特許庁

To obtain a waveform shaping circuit that outputs a clock pulse whose duty factor is highly precisely 50% even when the circuit receives a clock pulse at a low voltage with a high frequency.例文帳に追加

本発明の目的とするところはクロックパルスが低電圧，高周波数でもデューティを精度良く５０％にできる波形整形回路を提供することにある。 - 特許庁

To provide a clock supplying circuit capable of latching data in the timing of a design value even when 'dulling' processing of the waveform of a clock signal is performed by inserting a damping resistor into a clock line for facilitating countermeasures to noise.例文帳に追加

ノイズ対策等でクロックラインにダンピング抵抗を挿入してクロック信号の波形を「なまらせる」処置を行なっても設計値のタイミングでデータのラッチが行なえるようにするクロック供給回路を提供する。 - 特許庁

The RF signal is equalized to be a partial response waveform signal by a second equalizing means (equalizer 41) based on the clock signal generated by the clock generation means and a equalization coefficient, and the partial response waveform signal is maximum-likelihood decoded to output a reproducing signal based on the clock signal generated by the clock generation means.例文帳に追加

前記クロック生成手段によって生成されたクロック信号および等化係数に基づいて、ＲＦ信号を第２の等化手段（等価器４１）によってパーシャルレスポンス波形信号に等化し、更に、クロック生成手段によって生成されたクロック信号に基づいて、パーシャルレスポンス波形信号を最尤復号して再生信号を出力する。 - 特許庁

On the other hand, a rectangular wave 5B is an output waveform by an internal clock when 600 dpi resolution printing is made.例文帳に追加

一方、矩形波５Ｂは、６００ｄｐｉの解像度の印字をする際の内部クロックによる出力波形である。 - 特許庁

To provide a signal processing method and circuit, adjusting the phase of a sampling clock without depending upon a signal waveform.例文帳に追加

信号波形に依存せず、サンプリングクロックの位相を調整することが可能な信号処理方法及び回路を提供する。 - 特許庁

Consequently, a normal PWM waveform can be output also when the frequency of a clock signal is low.例文帳に追加

従って、クロック信号の周波数が低周波数の場合にも、正常なＰＷＭ波形を出力することができる。 - 特許庁

To control the duty of an output pulse to a desired value independently of a clock waveform of a synchronous circuit such as a shift register.例文帳に追加

シフトレジスタ等の同期回路部分のクロック波形に依存せず、出力パルスのデューティを所望の値に制御する。 - 特許庁

To provide a clock distributing circuit and method therefor for shortening the wiring length after distribution, and for reducing a waveform distortion.例文帳に追加

分配後の配線長を短くし且つ波形歪みを小さくするクロック分配回路およびクロック分配方法を得る。 - 特許庁

To obtain a smooth transmission waveform without the need a clock with a high frequency and for control of the high frequency.例文帳に追加

高い周波数のクロックや高い周波数の制御を必要とせずに、滑らかな送信波形を得られるようにする。 - 特許庁

The arbitrary waveform generator wherein a waveform generated from a DA converter 1 synchronously with a clock signal on the basis of waveform data has the level adjusted by an output circuit 2, includes a waveform shaping circuit 4 for shaping the clock signal into a sinusoid and a first changeover switch 5 for switching an output signal of the waveform shaping circuit 4 or the DA converter 1 to the output circuit 2.例文帳に追加

波形データに基づいてＤＡ変換器１からクロック信号に同期して発生される波形が出力回路２でレベル調整される任意波形発生装置において、クロック信号を正弦波に整形する波形整形回路４と、この波形整形回路４とＤＡ変換器１のいずれかの出力信号を出力回路２に切り換える第１の切換スイッチ５とを備えたことを特徴とする。 - 特許庁

This waveform shaping circuit includes a feedback clock sampling circuit 14 which compares the phase of a reference clock CLKS with the phase of an output signal (feedback clock CLKR) and decides whether the leading edge (a) of the clock CLKS.例文帳に追加

波形整形回路は、基準クロックCLK_Sの位相と出力信号（帰還クロックCLK_R）の位相とを比較し、基準クロックCLK_Sの立上がりエッジａを、帰還クロックCLK_Rの立上がりエッジｂ及び立下がりエッジｄのいずれに合わせ込むかを判定する帰還クロックサンプリング回路１４を有している。 - 特許庁

A timing signal is also generated from a counter circuit 15 according to a waveform shaping start signal and a clock signal, and data for waveform shaping is read from a waveform memory 16 according to the timing signal and inputted to the part 13.例文帳に追加

また波形整形スタート信号及びクロック信号によりカウンタ回路１５からタイミング信号を生成し、このタイミング信号により波形メモリ１６から波形整形用データを読み出し変調増幅部１３に入力する。 - 特許庁

The delay circuit 130 of the first signal generator delays waveform data by the sampling clock according to the calculated value, and phase adjustment circuits 216 and 218 of the second signal generator delay the waveform data at the phase level of the sampling clock.例文帳に追加

この計算値に応じて、第１信号発生装置の遅延回路１３０は波形データをサンプリング・クロック単位で遅延し、第２信号発生装置の位相調整回路２１６及び２１８は波形データをサンプリング・クロックの位相レベルで遅延する。 - 特許庁

On the other hand, the states of the driving waveform data signals corresponding to falling edges of the respective clock pulses are successively latched by a latch circuit 35C, and a second driving waveform signal FIRE02 is generated.例文帳に追加

一方、前記各クロックパルスの立ち下がりエッジに対応する前記駆動波形データ信号の各状態をラッチ回路３５Ｃが順次ラッチして、第２の駆動波形信号FIRE02を生成する。 - 特許庁

An inputted half rate clock is converted to a full rate clock by a full rate clock generation part 13a and a triangular waveform for which a high frequency band component is attenuated is generated by a low-pass filter 28 and inputted to an integration circuit 29.例文帳に追加

入力されたハーフレートクロックは、フルレートクロック生成部１３ａによりフルレートクロックに変換され、ローパスフィルタ２８によって高周波数域成分が減衰した三角波形が生成され、積分回路２９に入力される。 - 特許庁

A switch 28 is switched by each clock of an A/D-converting part 19, and outputs the respective peak values to a switch waveform memory 20.例文帳に追加

スイッチ２８は、Ａ／Ｄ変換部１９のクロック毎に切り替えられ、各ピーク値を切り替え波形メモリ２０に出力する。 - 特許庁

A sample-and-hold circuit 14 samples and holds the input signals IN at the rise of a clock CLK from a waveform shaping circuit 11.例文帳に追加

サンプルホールド回路１４は、波形整形回路１１からのクロックＣＬＫの立ち上がりで、入力信号ＩＮをサンプルホールドする。 - 特許庁

The modulation signal generator 4 restores the recording waveform of the recording data from the recording data Wdata and the clock signal WCK to apply digitizing.例文帳に追加

変調信号生成部４において、記録データWdataとクロック信号WCKから記録データWdataの記録波形を復元して２値化する。 - 特許庁

A waveform shaping circuit 101 converts a drive signal Sdrv supplied to a physical quantity sensor into a reference clock CKref.例文帳に追加

波形整形回路１０１は、物理量センサに供給される駆動信号Ｓｄｒｖを基準クロックＣＫｒｅｆに変換する。 - 特許庁

METHOD OF MAINTAINING FREQUENCY OF CLOCK DATA RECOVERY CIRCUIT, MEDIUM OR WAVEFORM COMPRISING SET OF ORDER CAPABLE OF BEING READ BY COMPUTER COPING WITH EXECUTION OF THE METHOD AND CLOCK CONTROL CIRCUIT例文帳に追加

クロック・データ・リカバリ回路の周波数を維持する方法、前記方法を実施するように適合されたコンピュータ読み取り可能な命令の組を含む媒体または波形、およびクロック制御回路 - 特許庁

After waveform of reproducing RF signals 3 detected from an optical disk medium 1 is shaped, they are converted into digital RF signals 6 using a sampling clock 8 of a period twice a channel clock.例文帳に追加

光ディスク媒体１から検出した再生ＲＦ信号３を波形整形した後、チャネルクロックの２倍の周期のサンプリングクロック８でデジタルＲＦ信号６に変換する。 - 特許庁

A latch signal, a line address reset signal and a brightness control signal as necessary are overlapped on a shift clock, then, a unified control signal is generated as one clock signal, and also, a clock signal waveform correction circuit for outputting the clock signal to the following unit is disposed for each display unit.例文帳に追加

シフトクロックにラッチ信号、ラインアドレスリセット信号および必要に応じて輝度制御信号を重畳して制御信号を一つのクロック信号にまとめるとともに、各表示ユニットごとに次ユニットに対して出力するクロック信号用の波形補正回路を設ける。 - 特許庁

Since the waveform sound recording means 33 performs recording in synchronism with the clock of the automatic playing means 31, it can divide the phrase waveform data at the changing point of pitches by dividing the phrase waveform data on the basis of information on each note of performance data.例文帳に追加

波形録音手段３３では、自動演奏手段３１のクロックに同期して録音していることから、演奏データの各音符の情報に基づいてフレーズ波形データを分割することにより、ピッチの変わり目で分割することができる。 - 特許庁

The digital oscilloscope is constituted in such a way that the clock frequency of a display signal from a display-signal generation part supplied to the color dot matrix display for waveform display has a relationship at an integral multiple of the scanning clock frequency of the color dot matrix display for waveform display.例文帳に追加

波形表示用のカラードットマトリックス表示器へ供給する表示信号発生部からの表示信号のクロック周波数が、上記波形表示用のカラードットマトリックス表示器の走査クロック周波数と整数倍の関係を有する構成とする。 - 特許庁

Particularly, since an output signal of the clock driving circuit 80 is differentiated by RL differentiating circuits 90-1, 90-2, and an undershoot waveform or an overshoot waveform is generated, the number of the output terminals CK1R, CK2R of the clock driving circuit 80 can be reduced.例文帳に追加

特に、クロック駆動回路８０の出力信号をＲＬ微分回路９０−１，９０−２で微分して、アンダシュート波形あるいはオーバシュート波形を生成しているので、クロック駆動回路８０の出力端子ＣＫ１Ｒ，ＣＫ２Ｒ数を削減できる。 - 特許庁

As shown in Figure 2, a signal waveform (g) which dulles the waveform of a phase inversion part is binarized as a 'zero level' threshold, and a phase-modulated decode clock is generated on the basis of the binarized signal (h).例文帳に追加

本発明は、図２に示すように、位相反転部波形をなまらせた信号波形（ｇ）を「０レベル」しきい値にして２値化し、当該２値化信号（ｈ）に基づき位相変調デコードクロックを生成する。 - 特許庁

By a recording waveform producing circuit 18, a data signal DATA is worked by synchronizing them with a stipulated delay clock signal SCK2i selectively outputted from a selector 12, then the recording waveform signal SWF is produced.例文帳に追加

記録波形生成回路１８はデータ信号ＤＡＴＡを、セレクタ１２から選択出力された規定遅延クロック信号ＳＣＫ２ｉに同期させて加工し、記録波形信号ＳＷＦを生成する。 - 特許庁

A digital signal is limited in a band by the roll-off filter, to output to a waveform equalizer 7, a clock-regenerating circuit 51 and the AGC circuit 2.例文帳に追加

デジタル信号をロールオフフィルタで帯域制限し、波形等化器７，クロック再生回路５１及びＡＧＣ回路２に出力する。 - 特許庁

To prevent a noise from being generated and quality from being deteriorated in a waveform data, when generating synchronized word clock with a plurality of serially connected LSIs.例文帳に追加

シリアル接続された複数のＬＳＩでワードクロック同期をとるときに波形データに対するノイズの発生・品質劣化を防止する。 - 特許庁

A point where the amplitude of the reproduced waveform of a patterned medium becomes zero is detected, and a zero level detection signal is output to the clock generation circuit.例文帳に追加

パターンドメディアの再生波形の振幅がゼロとなる点を検出し、ゼロレベル検出信号をクロック生成回路に出力する。 - 特許庁

To provide a waveform collecting apparatus capable of reducing skew caused between analog units as to a clock signal in the analog units.例文帳に追加

アナログユニット内のクロック信号についてユニット間で生じるスキューを低減させることができる波形収集装置を提供する。 - 特許庁

To automatically control jitter which is generated by the influence of waveform distortion or noise in ECL clock transmission, to a minimum.例文帳に追加

ＥＣＬクロック伝送において、波形歪みやノイズの影響を受けて生じたジッタが最小になるように自動的に調整する。 - 特許庁

The waveform equalization method comprises: extracting a clock; quantizing a reproduced signal by the clock; multiplying consecutive quantized data by coefficients; and adding multiplication result when reproducing information by using a multi-valued signal, wherein a waveform interference amount is calculated from a known part out of the quantized data, and the coefficients are obtained from the waveform interference amount.例文帳に追加

情報を記録媒体から多値信号を用いて再生する際に、クロックを抽出し、前記クロックで再生信号の量子化を行い、連続した前記量子化データにそれぞれ係数を乗じ加算する波形等化方法において、前記量子化データのうち既知な部分から波形干渉量を算出し、この波形干渉量から前記係数を求める。 - 特許庁

To provide a waveform shaping circuit which can secure a setup time and a hold time, prescribing the timing between a system clock and a reference clock, at the same time for all channels irrelevantly to the environment of the channels.例文帳に追加

各チャンネルの環境によらず、システムクロックと基準クロックとの間のタイミングを規定するセットアップタイムとホールドタイムとを、全チャンネル同時に確保することを可能とする波形整形回路を提供すること。 - 特許庁