「clock waveform」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

At this time, set values of repetition units of a frequency-divided waveform for a reference clock are switched corresponding to horizontal positions and frequency division outputs of different timing are put together by using the inverted clock of the reference clock to perform more detailed expansion and compression while the temporary storage device such as a memory and circuit constitution for arithmetic processing are reduced.例文帳に追加

このときに基準クロックに対する分周波形の繰り返し単位の設定値を水平位置に対応して切替えるとともに、基準クロックの反転クロックを用いて異なるタイミングの分周出力を合成することで、より決めの細かい伸縮を行うことをメモリ等の一時記憶装置や演算処理する回路構成を削減した構成で実現できる。 - 特許庁

When the PLL circuit 4 and a fixing clock generation circuit 5 are changed over in accordance with a level of an input waveform to apply sampling clocks to an A/D converter 2, a pulse height level of the input waveform is monitored by a pulse height-detecting means 12, so that clocks are changed over according to whether the pulse height level is large or small.例文帳に追加

入力波形のレベルに応じてＰＬＬ回路４と固定クロック発生回路５とを切り替えて、Ａ／Ｄコンバータ２にサンプリングクロックを与える場合において、波高値検出手段１２により入力波形の波高値レベルを監視し、その波高値レベルの大小によってクロックの切り替えを行なう。 - 特許庁

When a phase shift of the reproduced signal relative to a channel clock is to be evaluated, based on a difference between an output from a waveform equalization circuit to equalize an input reproduced signal to a predetermined target equalization characteristic and the target equalization characteristic, a group delay characteristic with respect to the frequency of the waveform equalization circuit is fixed.例文帳に追加

入力された再生信号を所定の目標等化特性に等化する波形等化回路の出力と、該目標等化特性との差分から、前記再生信号のチャネルクロックに対する位相ずれを評価する際に、該波形等化回路の周波数に対する群遅延特性を一定とする。 - 特許庁

To provide a peripheral circuit which is hard to be effected by the distortion of a pulse waveform caused by increasing wiring capacity accompanied by high definition and large sizing of a panel and in which timing margin of a clock signal is large, in a liquid crystal display device.例文帳に追加

液晶表示装置において、パネルの高精細化，大型化に伴う配線容量の増大等による、パルス波形歪みの影響を受け難い、クロック信号のタイミングマージンの大きい周辺回路を提供する。 - 特許庁

Based on a clock pulse signal and a selected pulse signal, merge signals FIRE_1/SIN 0-0-46 to FIRE_6/SIN 2-47-93 into which the driving data signal and a driving waveform signal have been merged serially are output to a driving circuit 21A from a gate array.例文帳に追加

クロックパルス信号および選別パルス信号にもとづいて駆動データ信号と駆動波形信号とがシリアルにマージされたマージ信号FIRE_1/SIN 0-0〜46からFIRE_6/SIN 2-47〜93が、ゲートアレイから駆動回路２１Ａに出力される。 - 特許庁

To correct disorder of a waveform period at the time of transmission of a serial digital signal at a fixed clock rate by using a low-cost and flexible device capable of being integrated and to easily correct the disorder even in the case of a wide transmission rate width.例文帳に追加

固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正し、しかも伝送レート幅が広い場合にも容易に補正する。 - 特許庁

Cycle data set by a pattern generator 10 of a waveform generation device 1 (semiconductor tester) is corrected so as to allow spurious which may occur on a carrier of a highly precise variable clock signal, to occur at a position away from the carrier.例文帳に追加

高精度可変クロックのキャリアに生じるスプリアスがそのキャリアから遠い位置で生じるように、波形発生装置（半導体試験装置）１のパターン発生器１０で設定される周期データを補正する。 - 特許庁

To solve the problem of a conventional reception circuit (clock recovery circuit) that has had difficulty of accurately recovering a signal because a waveform of the transmitted signal is not ideal rectangular wave due to the characteristic of a transmission line or the like.例文帳に追加

従来の受信回路（クロック復元回路）は、伝送路の特性等により伝送される信号波形が理想的な矩形波とはならず、信号の再生を正確に行うことが困難になって来ている。 - 特許庁

When signal waveforms of the three consecutive data change to a symmetry form, a PLL circuit P1 controls a phase of a recovered clock in a change timing of the middle data in the three data, and when the signal waveform is not symmetric, the PLL circuit P1 controls no phase of the recovered clock in the change timing of the middle data but awaits a succeeding timing.例文帳に追加

ＰＬＬ回路P1は、転属する３つのデータの信号波形が対称形に変化した場合には、３つのデータの内の中央のデータの変化タイミングで再生クロックの位相を制御し、信号波形が対称形でなければ、中央のデータの変化タイミングでは再生クロックの位相を制御しないで次のタイミングを待つ。 - 特許庁

To provide a frequency division clock communication method where deterioration in clock waveform can be reduced and to provide a communication apparatus there a limit of device selection attended with the propriety of a PLL mounted on the unit is relaxed, a timing design including dispersion in a chopper circuit due to power supply/temperature fluctuations is facilitated and employing inexpensive devices with low power consumption can reduce the cost of the communication unit.例文帳に追加

クロックの波形劣化を低減する分周クロック通信方法で、ＰＬＬの塔載可否に伴うデバイス選択制限、およびチョッパ回路での電源/温度バラツキも含めたタイミング設計を容易にし、さらに安価で低消費電力のデバイスを用いることで通信装置の価格を低減すること。 - 特許庁

When the transmission rate of the optical pulse signal is different from a designed value of the transmission rate capable of clock signal extraction in the clock signal/feed-back signal generating unit and smaller than this transmission rate, the pulse width of the received optical pulse signal is compressed and generated as a narrow light pulse signal 21 with narrow half value width in pulse time waveform.例文帳に追加

光パルス信号の伝送レートが、クロック信号/帰還信号生成部がクロック信号抽出を可能とする伝送レートの設計値と異なり、この伝送レートよりも小さな場合、受信した光パルス信号のパルス幅を圧縮して、パルスの時間波形の半値幅が狭い狭光パルス信号21として出力する。 - 特許庁

A first clock signal is inputted which has a rectangular waveform keeping an OFF state during a first period which is required for starting the lighting of the light source device and repeating an ON state and the OFF state at a fixed frequency before and after the first period.例文帳に追加

光源装置の点灯開始に必要な第１期間の間オフ状態で第１期間の前後は一定周波数でオン状態とオフ状態を繰り返す矩形波形を有する第１クロック信号が入力される。 - 特許庁

The monitoring circuit 182 has a start detection sensor 71a connected to a D terminal through waveform shaping circuit 183 and an input/output port 155 and a second clock circuit 181 connected to a CLK terminal through an invertor 184.例文帳に追加

監視回路１８２には、Ｄ端子にスタート検出センサ７１ａが波形整形回路１８３及び入出力ポート１５５を介して接続され、ＣＬＫ端子に第２クロック回路１８１が反転器１８４を介して接続されている。 - 特許庁

To provide a waveform reduction sampling method of signal output which has an output frequency elasticity, can be applied to various operation frequencies, can omit a clock synthesizer and a sampling rate converter, and can effectively control a cost.例文帳に追加

出力周波数弾性を有し、各種操作周波数に適用でき、クロックシンセサイザー及びサンプリングレートコンバーターを省略でき、効果的にコストを抑制することができる信号出力の波形還元サンプリング方法を提供する。 - 特許庁

The hardware verification is executed by supplying a clock for operation from a signal generating device 2, and measuring a signal waveform by a signal observing device 3, and operating the supply of input data and the fetch of output data by a data input/output device 4.例文帳に追加

ハードウェア検証は、信号発生装置２から動作用のクロックを供給し、信号観測装置３で信号波形を観測し、データ入出力装置４で入力データの供給及び出力データの取り込みをおこなう。 - 特許庁

A formula for calculating the optimum modulation waveform is obtained as a solution of a differential equation obtained on the basis of a derivative of a frequency change in a clock signal with respect to a time and of a maximum value of the sum of impulse responses at each period of a modulation wave and is a formula of modulating the clock signal so that levels of harmonics are almost made flat.例文帳に追加

該最適変調波形を算出する式は，クロック信号の周波数変化の時間微分と変調波の各周期におけるインパルス応答の和の最大値に関する式に基づいて得られる微分方程式の解として得られるものであって，各高調波のレベルがほぼ平坦になるようにクロック信号を変調する式である。 - 特許庁

The pulse carver unit 305 receives a bias voltage applied thereto from a bias voltage applying unit 304, is driven by the clock signal that is given a change by the waveform converting unit 302 and that is amplified by an amplifying unit 303, and outputs an RZ pulse whose duty has been changed.例文帳に追加

パルスカーバー部３０５は、バイアス電圧印加部３０４からバイアス電圧を印加され、波形変換部３０２によって変化が与えられ、かつ、増幅部３０３で増幅されたクロック信号で駆動し、デューティが変化したＲＺパルスを出力する。 - 特許庁

To provide an apparatus and method for processing a video signal capable of surely reducing noise even if large distortion such as that caused in a triangle wave exists in an input waveform when the video signal is A/D- converted and the phase of a sampling clock is adjusted to reduce noise resulting from jitter.例文帳に追加

映像信号をＡ／Ｄ変換する場合に、サンプリングクロックの位相を調整してジッタによるノイズを軽減する場合に、入力波形に三角波のような大きな歪みがあっても、ノイズを確実に低減できるようにする。 - 特許庁

To reduce influence of timing shift between an optical pulse signal which is an input data when the optical pulse signal having distorted waveform or phase variation is reproduced by 3R (Re-amplification, Re-shaping and Re-timing), and a clock signal extracted from the same optical pulse signal.例文帳に追加

波形の歪や位相のばらつきが生じた光パルス信号を３Ｒ再生するときの、入力データとなる光パルス信号と、同じ光パルス信号から抽出したクロック信号との間のタイミングのずれの影響を低減する。 - 特許庁

In this sampling digitizer equipped with a sampling head 11, a clock generation part 12, a waveform digitizer 13, and a timing control circuit 15, a comparator 21 is installed on the output side of the sampling head, and sampling data are supplied to one input terminal of the comparator.例文帳に追加

サンプリングヘッド１１と、クロック発生部１２と、波形デジタイザ１３と、タイミング制御回路１５とを具備するサンプリングデジタイザにおいて、サンプリングヘッドの出力側にコンパレータ２１を設け、サンプリングデータをコンパレータの一方の入力端子に供給する。 - 特許庁

When the data capturing unit 3 captures the digital waveform data 23 from each analog unit 2, the data capturing unit 3 adjusts a phase shift amount of each analog unit 2 for the clock signal on the basis of the inter-unit skew detected on the basis of the timing signal.例文帳に追加

データ取り込みユニット３が、各アナログユニット２からデジタル波形データ２３を取り込む際、上記タイミング信号に基づいて検出したユニット間のスキューに基づいてクロック信号２１に対するアナログユニット２ごとの移相量を調整する。 - 特許庁

A photo diode 4 is arranged nearby a fluorescent lamp 1 and a waveform rectification circuit 3 connected to an AC power supply 2 of the fluorescent lamp 1 outputs a clock pulse to a sampling circuit 5 at every quarter cycle of the AC power supply 2.例文帳に追加

フォトダイオード４が蛍光灯１に近接配置されているとともに、蛍光灯１の交流電源２に接続された波形整形回路３が交流電源２の四半周期毎にサンプリング回路５へクロックパルスを出力するようになっている。 - 特許庁

Since one cycle of the C/A code is extremely accurate 1 ms, by generating the carrier signals and the clock signals with it as a reference signal, the frequency deviation of a transmission side from a reception side is eliminated and waveform distortion at the time of data transmission/reception is eliminated.例文帳に追加

Ｃ／Ａコードの１周期は極めて正確な１ｍｓであるため、これを基準の信号としてキャリア信号，クロック信号を発生することにより、送信側と受信側の周波数ずれが無くなりデータ送受信時の波形歪みがなくなる。 - 特許庁

To provide a differential delay circuit and a DLL circuit in which an amplitude attenuation is not generated in an outputted clock waveform even if a gate voltage supplied to a transistor for the current control of the current control means approximates to the threshold Vth of the transistor.例文帳に追加

電流制御手段の電流制御用トランジスタに供給されるゲート電圧がトランジスタの閾値Ｖthに近づいても、出力されるクロック波形に振幅減衰が生じることのない差動遅延回路及びＤＬＬ回路を提供すること。 - 特許庁

An adjusting process includes a step of making the rad and tan adjustments to as to make maximum the reflection output of the beam 6 with which a land 70 is irradiated, and a step of making the tan adjustment so as to make proper the reflection output waveform of the beam 6 passed through a clock mark 72.例文帳に追加

調整工程は、ランド70を照射したビーム6の反射出力が最大となるように、rad調整とtan調整を行う工程と、次に、クロックマーク72を通過するビーム6の反射出力波形が適切となるようにtan調整を行う工程とがある。 - 特許庁

For instance, the waveform of the drive clock (N-gate1) is reshaped by a lowpass filter 170 to superimpose it on a D.C. bias of a duty setting terminal T2 of an oscillation circuit 90, whereby the balance of the duties of drive signals of the respective bridges 110 and 120 are intentionally broken down.例文帳に追加

例えば、駆動クロック（Ｎ−ｇａｔｅ１）をローパスフィルタ１７０によって波形整形し、発振回路９０のデューティ設定端子Ｔ２の直流バイアスに重畳することによって、各ブリッジ（１１０，１２０）の駆動信号のデューティのバランスを意図的に崩す。 - 特許庁

Moreover, the Vp-p and an upper limit value of an output waveform in the same count value can be controlled not depending on the frequency of output signal, by controlling the PWM signals inputted to the two switching circuits, based on the count value of the reference clock.例文帳に追加

さらに、２つのスイッチング回路に入力するＰＷＭ信号の制御を基準クロックのカウント値に基づいて実行することで、出力信号の周波数に依存せず、同一のカウント数での出力波形のＶｐ−ｐ、上限値等の制御が可能となる。 - 特許庁

To supply an appropriate clock pulse whose voltage drop and deterioration of a voltage waveform are reduced as much as possible to respective unit cells which constitute an image pickup region in a two-dimensional array shape without enlarging a chip size in a CMOS-type solid-state image pickup device.例文帳に追加

例えばＣＭＯＳ型の固体撮像装置において、撮像領域部を２次元アレイ状に構成する各単位セルに、電圧降下及び電圧波形の劣化を極力低減した適正なクロックパルスを、チップサイズを拡大させることなく供給する。 - 特許庁

Therefore, even when the frequency of the reference clock is switched and the charging time periods of capacitors C1 and C2 are changed, the maximum charging voltages of the capacitors C1 and C2 can be set at a half of a chargeable voltage, so that the normal PWM waveform can be outputted.例文帳に追加

従って、基準クロックの周波数が切り換えられ、コンデンサＣ１，Ｃ２の充電時間が変化した場合にも、コンデンサＣ１，Ｃ２の最大充電電圧を充電可能電圧の１／２の電圧に設定することができ、正常なＰＷＭ波形を出力することができる。 - 特許庁

The intensity modulator 13 performs pulse carving of the output light from the phase modulator 12 in accordance with a clock signal CLK' in which a duty cycle is changed to a value different from 50% by a waveform transformation circuit 21, with an operating range being a slope from a trough to a crest in the photoelectric response characteristics.例文帳に追加

強度変調器１３は、光電気応答特性の谷から山への傾きを動作範囲とし、波形変換回路２１によってデューティサイクルが５０％とは異なる値に変換されたクロック信号ＣＬＫ’に従って、位相変調器１２からの出力光のパルスカーバーを行う。 - 特許庁

A data judgement section 15 counts the pulse width of an output waveform of a clip section 14 and selects a sole candidate or two candidates equivalent to an integer multiple of the period of the transmission clock and judges the pulse width finally by estimating a most probable sequence among possible candidate sequences.例文帳に追加

データ判定部１５は、クリップ部１４の出力波形のパルス幅を計数し、送信クロックの整数倍に相当する、唯一の候補、又は、２つの候補を立て、可能な候補系列の中から最も確からしい系列を推定することにより、最終的にパルス幅を判定する。 - 特許庁

A logic circuit 240 outputs a timing regulating signal PS regulating an effective scanning range and waveform data WD corresponding to the frequency of the pixel clock in accordance with the temporal change of the scanning speed of the scanner 210 in response to the signal CP2 and the signal MCK.例文帳に追加

ロジック回路２４０は同期信号ＣＰ２およびクロック信号ＭＣＫに応答して有効走査範囲を規定するタイミング規定信号ＰＳおよび共振スキャナ２１０の走査速度の時間的変化に応じた画素クロックの周波数に対応する波形データＷＤを出力する。 - 特許庁

An electronic endoscope 10 subjecting the output signal of a CCD to digital image processing is connected to a processor 18 through a cable and a waveform smoothing circuit 16 is provided in the electronic endoscope 10 to remove a high frequency noise component present in a video signal and a clock signal.例文帳に追加

ＣＣＤ１１の出力信号をデジタル映像処理する電子スコープ１０がケーブルを介してプロセッサ装置１８に接続されており、この電子内視鏡１０に、波形平滑回路１６を設け、ビデオ信号及びクロック信号に存在する高周波ノイズ成分を除去する。 - 特許庁

In the waveform, in relation to the maximum luminance difference value in the circumference, the maximum luminance difference value whose variation is comparatively small is selected and the delay value corresponding to the smallest maximum luminance difference value is determined and based on the delay value, the sampling clock is delayed.例文帳に追加

そして、波形のうち、周辺の前記最大輝度差分値との関係において、変化量が比較的小さい最大輝度差分値を選択し、当該最も小さい最大輝度差分値に対応するディレイ値を決定し、当該ディレイ値に基いて、サンプリングクロックを遅延させる。 - 特許庁

Spurious components are reduced by summing up the polarity-inverted signal of the output signal of the circuit 16 and the output signal of the D/A converter 12, extracting changed amplitude components for every clock, and integrating the extracted changed amplitude components, thereby shaping a waveform.例文帳に追加

このサンプルホールド回路１６の出力信号の極性反転信号とＤ／Ａコンバータ１２の出力信号とを合算してクロック毎の振幅変化成分を抽出し、抽出した振幅変化成分を積分することで波形整形を行い、スプリアス成分を低減させる。 - 特許庁

Tap coefficients of waveform shaping filters can be updated in accordance with the output of a ROM 24, and the internal state of filters can be advanced or delayed by a positive number-fold time of an operation clock in accordance with a delay control signal which a control circuit 23 outputs.例文帳に追加

波形整形フィルタはＲＯＭ（２４）の出力に応じてタップ係数が更新可能であって、制御回路（２３）が出力する遅れ制御信号に応じてフィルタの内部状態を動作クロックの正数倍の時間だけ進めたり遅らせたりすることが可能にされている。 - 特許庁

Three word clock signals (second driving signals) WDCK1, WDCK2 and WDCK3 which have different phases with the same frequency, the same waveform and the same duty ratio, are provided as signals for taking musical sound data SD1, SD2 and SD3 into buffers 27, 28, 29 and 32.例文帳に追加

３つのワードクロック信号（第二の駆動信号）ＷＤＣＫ１、ＷＤＣＫ２、ＷＤＣＫ３は、位相はずれているが、同じ周波数、同じ波形、同じデューティー比であり、上記バッファ２７、２８、２９、３２に、楽音データＳＤ１、ＳＤ２、ＳＤ３を取り組むための信号として供給される。 - 特許庁

A phase data storage circuit 12 detects the signal conditions of a phase clock signal, when the waveform of a frequency- divided signal generated by dividing the frequency of the measuring signal outputted from the semiconductor device into (n) by the use of a frequency divider circuit 10, rises/falls, and stores the conditions as phase correcting data.例文帳に追加

位相データ格納回路１２は、分周回路１０が半導体装置から出力された測定信号をｎ分周して生成した分周信号の波形立ち上がり／立ち下がり時の位相クロック信号の信号状態を検出し、位相補正データとして格納する。 - 特許庁

Then, one bit-clock signal most suitable for strobing a binary signal waveform whose strobing timing is shifted by the fluctuation of the group delay time is selected from the group of the plurality of bit clocks having shifted phases and a processing for strobing data is successively performed by using it.例文帳に追加

そして群遅延時間の変動によりストローブタイミングがずれた２値化信号波形をストローブするのに最も適したビットクロック信号をこれら複数の位相をずらしたビットクロック群の中から１つ選択し、これを用いてデータストローブする処理を逐次行うようにした。 - 特許庁

In the second demodulation circuit 20A, an XOR circuit 201 multiplies a branched signal by the demodulated signal of the high-speed side digital baseband signal, a lowpass filter 202 eliminates high frequency components, and clock data reproduction circuit 203 shapes a waveform to thereby demodulate the low-speed side digital baseband signal.例文帳に追加

第２の復調回路２０Ａでは、分岐した信号と高速側デジタルベースバンド信号の復調信号をＸＯＲ回路２０１で掛け算し、ローパスフィルタ２０２で高周波成分を取り除き、クロックデータ再生回路２０３で波形整形することで、低速側デジタルベースバンド信号を復調する。 - 特許庁

A delay circuit is provided with an edge detection circuit 1004 to detect transition time of rising or falling of an input signal 1001 based on multiple clock signals having different phases; and an output signal generation part 1015 to reproduce and output a signal waveform of the input signal, after lapse of predetermined delay time from the transition time of the detected input signal, based on a clock signal corresponding to the transition time of the input signal.例文帳に追加

遅延回路は、入力信号１００１の立ち上がり又は立ち下がりの遷移時刻を、位相の異なる複数のクロック信号に基づいて検出するエッジ検出回路１００４と、入力信号の遷移時刻に対応するクロック信号に基づいて、検出された入力信号の遷移時刻から所定の遅延時間経過後に、入力信号の信号波形を再現して出力する出力信号生成部１０１５と、を備える。 - 特許庁

To provide a semiconductor laser drive apparatus in which current applied to a semiconductor laser is optimally corrected depending on respective conditions such as a pixel clock in an image forming device and semiconductor laser light amount with a simple configuration, so as to make up for oscillation delay of the semiconductor laser, and to obtain an output waveform suppressing rounding thereof.例文帳に追加

半導体レーザに印加する電流を、画像形成装置の画素クロックや、半導体レーザ光量の条件ごとに最適な補正を簡単な構成で行うことにより、半導体レーザの発振遅延を補い、且つ、鈍りを抑制した出力波形が得られる半導体レーザ駆動装置を提供すること。 - 特許庁

This transmitter realizes the clock function by counting the number of the pulses of a fixed interval generated from the waveform of the AC voltage of a fixed frequency and measuring elapsed time in a soft timer 14 and periodically obtains time-and-date information from a measuring instrument through a measuring instrument side interface 15 so as to correct the measurement error.例文帳に追加

ソフトタイマ１４において一定周波数の交流電圧の波形から生成した一定間隔のパルスの数をカウントして経過時間を計測することにより時計機能を実現し、この計測誤差を修正するために定期的に計量器側インターフェイス１５を介して計量器３から日時情報を取得する。 - 特許庁

To provide a digital data reproducing apparatus and a digital data reproducing method having high reliability to make possible a synchronous control between the data reproduced from a user data area and a recovered channel clock when a waveform value level after PR equalization is also set to a PR class of a value from 5 to 7.例文帳に追加

この発明は、ＰＲ等化後の波形値のレベルが５乃至７となるＰＲクラスの場合にも、ユーザデータ領域で再生されたデータとリカバリされたチャネルクロックとの同期制御を、高い信頼性をもって可能とし得るデジタルデータ再生装置及びデジタルデータ再生方法を提供することを目的としている。 - 特許庁

A device information deciding circuit 201 reads kind information of the optical module 202 from a register existing in the optical module 202, decides device information of the optical module 202, identifies an interface rate, extracts the clock from the data, executes waveform shaping, and executes the rate setting of the CDR circuit 203.例文帳に追加

デバイス情報判定回路２０１は、光モジュール２０２の種別情報を光モジュール２０２内に存在するレジスタから読み出し、光モジュール２０２のデバイス情報を判定し、インタフェース速度を識別してデータからクロックを抽出し波形整形をおこないＣＤＲ回路２０３の速度設定を行う。 - 特許庁