「common memory」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

This invention provides the image expander where sequentially giving an address from a counter to a memory storing pixel data conducts reading of the pixel data and interpolation processing is applied to the pixel data at expansion of JPEG image compression data, and rearranging output bit sequences in the counter so that one counter is used in common for interpolation processing processes adopting different interpolation methods.例文帳に追加

画素データを格納したメモリに対して、カウンタから順次アドレスを与えることで読み出しを行い、ＪＰＥＧ画像圧縮データを伸長するときに行なう補間処理を行なう装置において、前記カウンタにおける出力ビット順序を並び替えることにより、補間方法の異なる複数の補間処理で前記カウンタ１つを共通使用するようにした画像伸長装置。 - 特許庁

The combination medicine includes at least one kind of nicotinic acetylcholine α7 receptor agonist, and at least one compound selected from the group consisting of (a) a common antipsychotic, (b) an atypical antipsychotic, (c) a recognition promotor, attention promotor and/or memory-enhancing agent, and (d) antidepressants for use in the treatment of psychiatric disorders.例文帳に追加

精神疾患の処置において使用するための、少なくとも１種のニコチン性アセチルコリンα７受容体アゴニストおよび（ａ）慣用の抗精神病剤（ｂ）非定型抗精神病剤（ｃ）認識増強剤、注意増強剤および／または記憶増強剤（ｄ）抗鬱剤からなる群から選択される少なくとも１種の化合物を含む、組合せ剤を提供することにより上記課題を解決する。 - 特許庁

The sensor node is a sensor node provided with a sensor for measuring biological information and a wireless communication unit for transmitting data, and the sensor node further comprises: a plurality of intrinsic programs that drive the wireless communication unit to communicate with different wireless devices; a common program that drives the sensor to make a measurement without being dependent on the intrinsic programs; and a nonvolatile memory unit that records the data.例文帳に追加

本発明のセンサノードは、生体情報を測定するセンサと、データを送信する無線通信部とを備えたセンサノードであって、無線通信部を駆動して異なる無線機器と通信する複数の固有プログラムと、固有プログラムに依存せずにセンサを駆動して測定する共有プログラムと、データを記録する不揮発記憶部とを更に備えて成ることを特徴とする。 - 特許庁

To arbitrate memory access by a plurality of print units appropriately in a print system comprising a plurality of ink jet recorders (print units), and an ink tank used in common wherein the plurality of print units can be informed of ink consumption, respectively, and the ink tank has a means for storing the information about ink consumption updatably.例文帳に追加

複数のインクジェット記録装置（プリントユニット）と、それらによって共用されるインクタンクとを具え、複数のプリントユニットがそれぞれ消費するインク量を通知可能であるとともに、インクタンクがインク消費量に関連した情報を更新可能に記憶する記憶手段を有する印刷システムにおいて、複数のプリントユニットによるメモリアクセスが適切に調停されるようにする。 - 特許庁

The redundant system includes: a bus line 20 in common for different information transmission systems; drivers 12, 32; and memories 11, 31, and divides the memory area into a plurality of storage areas corresponding to kinds of the information transmission system, transmission type information denoting a kind of the information transmission system is included in address information of communicated data, and the data are communicated between apparatuses.例文帳に追加

本発明の冗長システムは、異なる情報伝達方式に共通のバスライン２０、ドライバ１２，３２、メモリ１１，３１を備え、さらに、メモリ領域を情報伝達方式の種類に対応して複数の記憶領域に分割し、通信するデータの有するアドレス情報に情報伝達方式の種類を示す伝達種類情報を含んで、各装置間でデータを通信する。 - 特許庁

The nonvolatile semiconductor memory cell has a plurality of floating gate type transistor T2, T3 which are controlled by a common control gate CG and connected in parallel, wherein the floating gate type transistors T2, T3 and a selecting transistor T1 are linearly arranged on a semiconductor substrate and the drains of the floating gate type transistors T2, T3 are each connected by a metal wiring 22.例文帳に追加

共通のコントロールゲートＣＧで制御されるとともに、互いに並列接続された複数のフローティングゲート型トランジスタＴ２、Ｔ３を有し、複数のフローティングゲート型トランジスタＴ２、Ｔ３と選択トランジスタＴ１とが半導体基板上で直線状に配列されたものであって、複数のフローティングゲート型トランジスタＴ２、Ｔ３の各ドレインが直線状のメタル配線２２で接続される。 - 特許庁

A noise reduction processing section 11 at a pre-stage of a scanning line conversion processing section 13 that conducts scanning conversion processing section reduces a noise in a received video signal (a) to prevent in advance malfunction of motion detection in the scanning line conversion processing and a memory 12 used for the scanning line conversion processing, and the noise reduction processing is used in common to reduce the circuit scale.例文帳に追加

走査線変換処理部１２により走査変換処理を行う前段部にあるノイズ低減処理部１１で、入力される映像信号ａのノイズを低減することで、走査線変換処理における動き検出の誤動作を未然に防ぐことができ、走査線変換処理とノイズ低減処理に使用するメモリ１２を共用することで、回路規模を削減することも可能となる。 - 特許庁

The virtual machine control device controlling the virtual machine during execution includes: a first computer device having a first switching hypervisor executed by the virtual machine; a second computer device which has a second switching hypervisor and wherein the second switching hypervisor communicates with the first switching hypervisor; and a common memory connected to the first and second computer devices, allowing access by the first and second switching hypervisors.例文帳に追加

実行中の仮想マシンを制御する仮想マシン制御装置であって、 仮想マシンが実行する第１スイッチングハイパーバイザーを有する第１コンピュータデバイス、第２スイッチングハイパーバイザーを有し、前記第２スイッチングハイパーバイザーが第１スイッチングハイパーバイザーと通信する第２コンピュータデバイス、及び前記第１と第２コンピュータデバイスに接続され、前記第１と第２スイッチングハイパーバイザーでアクセス可能となる共通メモリを含む。 - 特許庁

The single-chip multiprocessor includes processing elements 16 each including a CPU 20, a network interface 32 connected to the CPU, an adjustable prefetch instruction cache 24 connected directly to the CPU and network interface, and a data transfer controller 30 connected directly to the CPU and a concentrated common memory 28 which is connected to the respective processing elements and shared by the processing elements.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

A method for programming the semiconductor memory device includes the steps of: charging at least one inhibit string channel connected to a program bit line among a plurality of bit lines and at least one channel among inhibit strings connected to an inhibit bit line, to a precharge voltage supplied to a common source line; and boosting the precharged channel by supplying a word line voltage to a plurality of cell strings.例文帳に追加

本発明による半導体メモリー装置のプログラム方法は、複数のビットラインの中でプログラムビットラインに連結される少なくとも１つのインヒビットストリングのチャンネルと、インヒビットビットラインに連結されるインヒビットストリングの中で少なくとも何れか１つのチャンネルとを共通ソースラインに供給されるプリチャージ電圧に充電する段階と、ワードライン電圧を複数のセルストリングに供給してプリチャージされたチャンネルをブースティングさせる段階と、を有する。 - 特許庁

This home peritoneal dialysis therapy support system comprises an information generating means on the patient arranged in the home of the patient, a memory for storing the organismic information of the patient and the therapeutic contents for the patient, a peritoneal dialyzer, and a transmitting means for transmitting the information and the therapeutic content to a medical side and/or a common information server.例文帳に追加

在宅腹膜透析療法患者に配置されて在宅腹膜透析療法患者の生体情報を生成する情報生成手段と、情報生成手段により生成された在宅腹膜透析療法患者に関する生体情報及び在宅腹膜透析療法患者の療法内容を記憶する記憶手段と、腹膜透析装置と、生体情報と療法内容を医療サイト及び／または共通情報サーバーに送信する送信手段とからなる在宅腹膜透析療法支援システム。 - 特許庁

In this information processing system formed by connecting a plurality of processors performing prescribed arithmetic processing of a communication line constructing a communication area network (LAN), the plurality of processors obtain prescribed information from the LAN to respectively perform prescribed arithmetic processing, also respectively output the results of the prescribed arithmetic processing performed by the plurality of operation processors to the LAN and use the LAN as a common memory of the plurality of the processors.例文帳に追加

通信エリアネットワーク（ＬＡＮ）を形成する通信回線に所定の演算処理を行う複数の演算処理装置を接続してなる情報処理システムにおいて、前記複数の演算処理装置は前記ＬＡＮから所定の情報を入手して所定の演算処理をそれぞれ行うとともに、それら複数の演算処理装置で行われた所定の演算処理の結果をそのＬＡＮへそれぞれ出力し、そのＬＡＮをそれら複数の演算処理装置の共通のメモリとして用いることを特徴とする。 - 特許庁