| 例文 |
common memoryの部分一致の例文一覧と使い方
該当件数 : 767件
For memory cell transistors M11-Mmn, the neighboring memory cell transistors are connected in common to the drain lines D1, D2, etc., and the other neighboring memory cell transistors are connected in common to the source lines S1, S2, etc.例文帳に追加
メモリセルトランジスタM11〜Mmnは、隣接メモリセルトランジスタどうしがドレイン線D1 ,D2 ,・・・に共通接続され、他方の隣接メモリセルトランジスタどうしがソース線S1 ,S2 ,・・・に共通接続される。 - 特許庁
MEMORY ELEMENT ARRAY HAVING A PAIR OF MAGNETIC BIT SHARING COMMON CONDUCTOR例文帳に追加
共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ - 特許庁
The network device constructs one ore more descriptors, each of which points the frame data buffer in the common memory.例文帳に追加
各記述子は共用メモリ内のフレームデータバッファに対してポイントする。 - 特許庁
The second conductive layer 10 is wiring common in adjacent memory cell columns.例文帳に追加
第二導電層10は、隣接するメモリセルカラムに共通の配線となる。 - 特許庁
NONUNIFORM MEMORY ACCESS(NUMA) DATA PROCESSING SYSTEM WITH COMMON INTERVENTION SUPPORT例文帳に追加
共用介入サポートを有する不均等メモリ・アクセス(NUMA)・データ処理システム - 特許庁
A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加
メモリセルアレイにおいて、2つのビット線(BL<0>−BL<3>)あたり1つのコモン線(CL<0>−CL<1>)を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁
NONVOLATILE MEMORY CELL ARRAY HAVING COMMON DRAIN LINE AND METHOD OF OPERATING THE SAME例文帳に追加
共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法 - 特許庁
All the memory modules share the central common control and the address bus.例文帳に追加
全てのメモリモジュールは中央の共通制御及びアドレスバスを共有する。 - 特許庁
DDE is interprocess communication (IPC) that uses shared memory as a common exchange area. 例文帳に追加
DDEは,共用メモリを共通交換域として使うプロセス間通信(IPC)である. - コンピューター用語辞典
To perform effectively an operation test of a memory chip in a semiconductor device of a MCP (memory chip package) in which a logic chip and a memory chip arte mounted in a common package.例文帳に追加
ロジックチップとメモリチップとを共通のパッケージに搭載したMCPの半導体装置において,メモリチップの動作試験を有効に行う。 - 特許庁
In the memory array 53 and the memory array 54, data lines, etc. are suitably shared in common, when writing is performed from the outside to the memory array 54, the writing is performed to the memory array 53, and transfer is performed from the memory array 53 to the memory array 54.例文帳に追加
メモリアレイ53とメモリアレイ54は、データ線等が適宜共通化されており、外部からメモリアレイ54に書き込みを行う際には、メモリアレイ53に書き込みを行い、メモリアレイ53からメモリアレイ54に転送を行う。 - 特許庁
A common memory 103 is physically one memory functioning as the MAC-hs buffer and RLC buffer.例文帳に追加
共有メモリ103は、MAC−hsバッファと、RLCバッファとして機能する物理的に1つのメモリである。 - 特許庁
Four memory cells connected mutually, which are chosen from the plurality of memory cells, have one bit line contact in common.例文帳に追加
複数のメモリセルのうち、選択される相互隣接した4個のメモリセルは、1個のビットラインコンタクトを共有する。 - 特許庁
To provide a flash memory whose constitution can be changed to a constitution corresponding to a plurality of kinds of common memory circuit.例文帳に追加
共通のメモリ回路で複数の品種に対応した構成に変更可能なフラッシュメモリを提供する。 - 特許庁
A memory system includes a plurality of nonvolatile memory cells MC connected electrically to a common word line WL.例文帳に追加
メモリシステムは、共通のワード線WLに電気的に接続された複数の不揮発性メモリセルMCを有する。 - 特許庁
The transmitters (2, 6) have a memory (21) to store a common set of a data rate.例文帳に追加
送信機(2,6)は、データレートのコモンセットを記憶するためのメモリ(21)を有する。 - 特許庁
When the size of the free memory of an individual area 62-k is smaller than the size designated by a user 1-k, a memory size to be secured is defined as a common area securing unit and a common area memory securing means 32 attempts to secure a memory.例文帳に追加
個別領域62−kの空きメモリのサイズが、利用者1−kが指定したサイズより小さい場合、確保するメモリサイズを共通領域確保単位とし、共通領域メモリ確保手段32によるメモリの確保が試みられる。 - 特許庁
The macro-compatible common register block is provided externally to the plurality of memory macros and has macro-compatible common registers 15a-15d that supply memory macro operation specification signals CSa-CSd to the plurality of memory macros.例文帳に追加
マクロ間共通レジスタブロックは、複数のメモリマクロの外部に設けられ、複数のメモリマクロにメモリマクロ動作規定信号CSa〜CSdを供給するマクロ間共通レジスタ15a〜15dを有する。 - 特許庁
ORDERING GENERATION METHOD, PROGRAM, AND COMMON MEMORY TYPE SCALAR PARALLEL COMPUTER例文帳に追加
ordering生成方法、プログラム及び共有メモリ型スカラ並列計算機 - 特許庁
The common data, etc., can be mutually used via the shared memory 10.例文帳に追加
共通のデータなどは、共有メモリ10を介して相互に利用することができる。 - 特許庁
A page buffer circuit provides a common resource between a memory array controller and a user.例文帳に追加
ページバッファ回路は、メモリアレイコントローラとユーザとの間の共有リソースを提供する。 - 特許庁
To provide a NAND-type nonvolatile memory device having a common bit line.例文帳に追加
共通ビットラインを有するNAND構造の不揮発性メモリ素子を提供する。 - 特許庁
The shared memory is accessed by the AP and the modem through a common bus.例文帳に追加
共有されたメモリは、共通バスを介してAPおよびモデムによってアクセスされる。 - 特許庁
A write/read command is defined in common to the memory card 40 allowing for security and a memory card which does not allow for security.例文帳に追加
書き込み/読み出し用のコマンドがセキュリティ対応のメモリカード40と、非対応のものとで共通に定義される。 - 特許庁
A temporary memory is configured to store the common data loaded from the non-volatile memory and the unique data of each of the plurality of systems.例文帳に追加
一時メモリは、不揮発性メモリからロードされた共通データおよび複数のシステムそれぞれの固有データを格納する。 - 特許庁
At least two of the plurality of the processing circuits perform the processing by using the same memory as the common memory.例文帳に追加
前記複数の処理回路のうちの少なくとも2つは、前記共有メモリとして同一のものを用いて処理を行う。 - 特許庁
A source line (SL) is arranged in common to the memory cells of adjacent rows, and a bit line (BL) is arranged for each memory cell row.例文帳に追加
隣接列のメモリセルに共通にソース線(SL)を配置し、また、各メモリセル列に対してビット線(BL)を配置する。 - 特許庁
Common word lines WL1 to WL4 are connected to the memory cells of the strings of the data memory cell block 1 and the reference memory cell block 2.例文帳に追加
データメモリセルブロック1の各ストリングのメモリセルと参照メモリセルブロック2の各ストリングのメモリセルには共通のワード線WL1〜WL4を接続する。 - 特許庁
To divide a shared memory between a common area and individual memories and to perform efficient memory management regardless of the difference of the memory utilizing method of each user.例文帳に追加
共有メモリを共通領域と個別領域に分割し、利用者毎のメモリ利用方法の差異に拘わらず、効率的なメモリ管理を可能とする。 - 特許庁
An area securing module 15 secures a memory space as a secured memory space according to access to the common memory and rewrites the pointer in the CAM.例文帳に追加
領域確保モジュール15は共有メモリへのアクセスに応じてメモリ空間を確保メモリ空間として確保してCAM内のポインタを書き替える。 - 特許庁
The common computer is made to store the respective pieces of the degeneracy models transmitted from the separate computers in a common memory 52 being common to the plurality of the separate computers.例文帳に追加
さらに、その共通コンピュータに、各個別コンピュータから送信された各縮退モデルデータを共通コンピュータの、複数の個別コンピュータに共通の共通メモリ52に記憶させる。 - 特許庁
To provide a memory sharing method, a program and a memory sharing system, through which a memory can be shared by arranging a variable number group common to a plurality of objects in the same memory arrangement.例文帳に追加
複数のオブジェクト間で共通する変数群を同一メモリ配置としてメモリを共有させることができるメモリ共有方法、プログラム、メモリ共有化システムを提供する。 - 特許庁
The read memory and the write memory of each random access memory device are updated respectively in relation to a spare read memory in common to read memories of all parallel branches and a spare write memory in common to write memories of all parallel branches.例文帳に追加
本発明は、各ランダムアクセスメモリ装置の読取りメモリと書込みメモリが、それぞれ、並列な全てのブランチの読取りメモリに共通である予備読取りメモリおよび並列な全てのブランチの書込みメモリに共通である予備書込みメモリに関連して更新されることを特徴とする。 - 特許庁
Bypass transistors B11, connected in parallel to a memory transistor in each memory cell, common line BPL, etc., for common connection with the plurality of gate electrodes, a common line control means 22 which controls a bypass transistor with a voltage applied to the common line, are provided.例文帳に追加
また、各メモリセル内でメモリトランジスタと並列接続されたバイパストランジスタB11,…と、その複数のゲート電極を共通接続する共通線BPL1,…と、共通線に印加する電圧によりバイパストランジスタを制御する共通線制御手段22とを有する。 - 特許庁
To obtain a multiprocessor system capable of being operated to a common memory with a plurality of kinds of clocks.例文帳に追加
共通メモリに対し複数種類のクロックで動作可能なマルチプロセッサシステムを得る。 - 特許庁
The memory cells MC1-MC3 are connected with a common electric line WLk.例文帳に追加
メモリセルMC1〜MC3はそれぞれ共通の電気線路WLkと接続されている。 - 特許庁
A common object CO has a memory resource referable from the plurality of operating systems.例文帳に追加
共有オブジェクト(CO)は、複数個のオペレーティングシステムから参照可能なメモリ資源を有している。 - 特許庁
A P-well 5 common to a peripheral NMOS Tr 52 region is formed in the memory cell Tr 50 region.例文帳に追加
メモリセルTr50領域には、周辺NMOSTr52領域と共通のPウェル5が形成されている。 - 特許庁
A common buffer section is provided for a plurality of memory cell sections arranged in each unit pixel.例文帳に追加
各単位画素に設けられた複数のメモリセル部に対して、共通のバッファ部を設ける。 - 特許庁
is a common kernel entry point for the System V IPC calls for messages, semaphores, and shared memory. 例文帳に追加
は メッセージ、セマフォー、共有メモリに関する System V IPC コールの共通のカーネルへのエントリ・ポイントである。 - JM
Moreover, the nonvolatile semiconductor memory device comprises a common source line and a well.例文帳に追加
また、本発明の不揮発性半導体メモリ装置は、共通ソース線及びウェルを備える。 - 特許庁
Each of the plurality of microcomputers has a simple hardware configuration having an external clock and the common memory being common for the plurality of microcomputers.例文帳に追加
複数のマイコンのそれぞれは、複数のマイコンに共通の外部クロック、共有メモリを有する単純なハードウェア構成を取っている。 - 特許庁
The key memory circuit 120 stores a plurality of key sets generated by the common cipher system from a plurality of common secret keys.例文帳に追加
鍵記憶回路120は、複数の共通秘密鍵から共通暗号化方式により生成された複数セットの鍵を記憶する。 - 特許庁
Therefore, a common test pattern can be used in order to test a regular memory cell and a parity memory cell, and the test cost can be reduced.例文帳に追加
このため、レギュラーメモリセルおよびパリティメモリセルを試験するために共通の試験パターンを使用でき、試験コストを削減できる。 - 特許庁
A policy client module retrieves the request from the common data structure in the shared memory, obtains the SD for the PDF print data from a policy server, and stores the SD in the common data structure in the shared memory.例文帳に追加
ポリシークライアントモジュールは、共用メモリの共通データ構造からリクエストを取り出し、PDF印刷データのSDをポリシーサーバから取得し、そのSDを共用メモリの共通データ構造に格納する。 - 特許庁
This semiconductor memory is provided with first and second memory cell blocks in which memory cells are arranged in a matrix state and a common pre-amplifier/write-driver shared by the first and the second memory cell blocks.例文帳に追加
発明の半導体メモリ装置は、メモリセルがマトリクス状に配列された第1と第2のメモリセルブロックと、前記第1と第2のメモリセルブロックで共用される共通プリアンプ/ライトドライバと、を備える。 - 特許庁
A first non-volatile memory (MLC-NAND memory) 102 and a second non-volatile memory element (SLC-NAND memory) 103 whose characteristics are different are connected to a common data bus and an address bus.例文帳に追加
共通のデータバス及びアドレスバスに、特性の異なる第1の不揮発メモリ(MLC−NANDメモリ)102と第2の不揮発性メモリ素子(SLC−NANDメモし)103が接続されている。 - 特許庁
The memory macro operation setting circuits are provided within the plurality of respective memory macros to set the operating statuses of the memory macros in response to the memory macro operation specification signals supplied from the macro-compatible common register.例文帳に追加
上記メモリマクロ動作設定回路は、複数のメモリマクロ中にそれぞれ設けられ、前記マクロ間共通レジスタから供給されるメモリマクロ動作規定信号を受けてメモリマクロの動作状態を設定する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
