「common memory」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

Namely, memory information (entry) and input information (comparison information or a retrieval key) are made common block codes in which either bit surely serves as a logical value '1'.例文帳に追加

即ち、記憶情報（エントリ）および入力情報（比較情報または検索キー）を、いずれかのビットが必ず論理値‘1’となるような共通のブロック符号とする。 - 特許庁

To enable the reduction of the quantity of a memory mounted on the execution board of a program module, and the decrease of a work for specification change common to models of protection controllers.例文帳に追加

プログラムモジュールの実行基板上に実装するメモリ量の削減、および、保護制御装置の機種共通の仕様変更のための作業の軽減を可能とする。 - 特許庁

To suppress power consumption associated with charging and discharging of bit-line pair in a semiconductor memory in which a word line contact has an SRAM cell provided in common with the adjacent cells.例文帳に追加

ワード線コンタクトが隣接セルと共有されるＳＲＡＭセルを有する半導体記憶装置において、ビット線対の充放電による消費電力を抑える。 - 特許庁

In this device, common lines of this column direction are separated for each cell column so that the number of bits of data unit exchanged between memory devices can be set arbitrarily.例文帳に追加

本発明では、この列方向の共通線が、メモリ装置間でやり取りするデータ単位のビット数を任意に設定できるようにセル列ごとに分離されている。 - 特許庁

To provide a data processing circuit, capable of reducing power consumption even when applied to a part of a plurality of devices accessing to a common external memory.例文帳に追加

共通の外部メモリへアクセスする複数機器の中の一部に対して適用した場合であっても、消費電力を低減可能なデータ処理回路を提供すること。 - 特許庁

To provide a semiconductor storage device, which can be integrated in a semiconductor storage device, comprising a semiconductor memory cell to which a source is in common connected, and its manufacture.例文帳に追加

ソースが共通接続された半導体メモリセルを備えた半導体記憶装置において高集積化が実現された半導体記憶装置とその製造方法を提供する - 特許庁

One memory cell is constituted of a first port access transistor (ATA), a second port access transistor (ATB) and a storage transistor (DDST) coupled to the access transistors in common.例文帳に追加

１つのメモリセルを、第１ポートアクセストランジスタ（ＡＴＡ）と第２ポートアクセストランジスタ（ＡＴＢ）と、これらのアクセストランジスタに共通に結合されるストレージトランジスタ（ＤＤＳＴ）で構成する。 - 特許庁

Furthermore, a pipeline processing system where interference is not caused between the layer 2 processing section 8 and the layer 3 processing section 5 is adopted for the access to the common use memory 3.例文帳に追加

また、前記共用メモリにアクセスする際に、前記レイヤ２処理部と前記レイヤ３処理部が干渉しないパイプライン処理方式を採用することを特徴とする。 - 特許庁

In the module semiconductor device 10, a driver chip 12 and a plurality of memory chips 13-1 to 13-6 driven by the driver chip 12 are mounted on a common wiring board 11.例文帳に追加

モジュール半導体装置１０は、ドライバチップ１２、及び、ドライバチップ１２に駆動される複数のメモリチップ１３−１〜６を共通の配線基板１１上に搭載する。 - 特許庁

To provide a method of manufacturing a NAND flash memory element which can reduce the aspect ratio of the drain contact hole while reducing the resistance of a common source line.例文帳に追加

共通ソースラインの抵抗を減少させながら、ドレインコンタクトホールのアスペクト比を減少させることが可能なＮＡＮＤフラッシュメモリ素子の製造方法を提供する。 - 特許庁

To shorten a test time of a logic circuit part for a control operation in a semiconductor device having a plurality of memory chips of the same configuration disposed in a common package.例文帳に追加

同一構成のメモリチップを共通のパッケージ内に複数個配置した半導体装置において、制御動作を行う論理回路部分のテスト時間を短縮する。 - 特許庁

In the first memory area A, an intrinsic parameter in common for first and second microcontrollers 1 and 2 and the inspection sum of intrinsic parameters are stored without accompanying the complement of the intrinsic parameter.例文帳に追加

第１のメモリ領域Ａには，第１，２マイクロコントローラ１，２に共通の固有パラメータと，固有パラメータの検査合計が，固有パラメータの補数を伴わずに格納されている。 - 特許庁

To provide technology for realizing display of an image of high picture quality, the high function of a common driver, and suppression of a memory capacity mounted on the controller driver at the same time.例文帳に追加

高画質の画像の表示と，コントローラドライバの高機能化と，コントローラドライバに実装されるメモリの容量の抑制とを同時に実現する技術を提供する。 - 特許庁

A reception processing section 1F sets a node number to receive each block of the common memory, and receives transmission data from the node having the above node number in the block concerned.例文帳に追加

受信処理部１Ｆは、コモンメモリ上の各ブロックを、どのノード番号から受信するかを設定し、当該ノード番号をもつノードからの送信データを当該ブロックに受信する。 - 特許庁

In an image forming device having a plurality of functions including a filter processing function of print data, a common memory 300 stores data to be used in each of the plurality of functions.例文帳に追加

印刷データのフィルタ処理機能を含む複数の機能を有する画像形成装置において、共有メモリ３００は、複数の機能でそれぞれ用いられるデータを記憶する。 - 特許庁

The indicator display area 300 is provided with a plurality of segment parts 301 corresponding to a common indicator indicating a level of measuring information and a using condition of a memory.例文帳に追加

前記インジケータ表示領域３００は計測情報のレベルやメモリの使用状況を示す共通のインジケータに対応する複数のセグメント部３０１を備えるようにした。 - 特許庁

Finally, the virtual-memory system was not designed to support the tightly coupled multiprocessors that are becoming increasingly common and important today. 例文帳に追加

最後にもう一つ付け加えるなら、この仮想記憶システムは現在普及がすすみ重要になってきている密結合マルチプロセッサに対応するように設計されていなかったのです。 - FreeBSD

To provide a semiconductor memory device reducing wiring length of a data bus, while selectively buffering transmission data between a common data bus and a plurality of individual data.例文帳に追加

データバスの配線長を短縮するとともに、共通データバスと複数の単独データの間の伝送データを選択的にバッファリング可能な半導体記憶装置を提供する。 - 特許庁

In this semiconductor memory, K addresses from the first to Kth (K: integer of 2 or more) in which one part of bits are common are inputted.例文帳に追加

本願発明の半導体記憶装置に対しては、一部ビットが共通する第１番目から第Ｋ番目（Ｋ：２以上の整数）のＫ個のアドレスが入力される。 - 特許庁

With the receiver, the user obtains a log of a program viewed by the user, prepares preference information on the basis of a common keyword from those program information and stores the preference information in the memory.例文帳に追加

該受信装置で、ユーザーが視聴した番組のログを取り、それらの番組情報から共通のキーワードをもとに嗜好情報を作成し、それをメモリに記憶する。 - 特許庁

Pixel data DG are imparted to the plurality of memory blocks 81-88 in common, and the pixel data DG are developed to the parallel data DP of the prescribed data width and are stored.例文帳に追加

これら複数のメモリブロック８１〜８８には、画素データＤＧが共通に与えられ、この画素データＤＧが所定データ幅のパラレルデータＤＰに展開されて記憶される。 - 特許庁

Program development is performed by setting an LSI of common configuration to a development mode different from a merchandise operation mode on a system having the LSI comprising a secure memory.例文帳に追加

セキュアメモリを備えたＬＳＩを有するシステムについて、構成が共通のＬＳＩを、＜商品動作モード＞とは異なる＜開発モード＞に設定して、プログラムの開発を行う。 - 特許庁

A request packet which can omit an access to a common memory is canceled among the request packet accumulated by an input buffer and a request packet accumulated by an access buffer.例文帳に追加

入力バッファに蓄積されたリクエストパケットと、アクセスバッファに蓄積されたリクエストパケットのうち、共有メモリへのアクセスを省略可能なリクエストパケットについてはキャンセルする。 - 特許庁

A planar memory device and vertically oriented thin body devices are formed on a common semiconductor layer in a semiconductor device and a manufacturing method of the semiconductor device.例文帳に追加

半導体素子及びその半導体素子の製造方法において、平面型メモリ素子及び垂直に配向した薄いボディ素子が共通半導体層上に形成される。 - 特許庁

In a system having an LSI equipped with a secure memory, the LSIs having common constitution are set to a "development mode" different from an "article operation mode" and a program is developed.例文帳に追加

セキュアメモリを備えたＬＳＩを有するシステムについて、構成が共通のＬＳＩを、＜商品動作モード＞とは異なる＜開発モード＞に設定して、プログラムの開発を行う。 - 特許庁

In the semiconductor memory device being an amplification type cross point memory, a reset switch Trst short-circuiting a common node electrode NE to ground any time is provided, the common node electrode NE is kept in a state of being separated from a bit line BL, the reset switch Trst is transited from on to off and from off to on.例文帳に追加

増幅型クロスポイントメモリとしての半導体記憶装置において、共通ノード電極ＮＥを適時グランドにショートさせるリセットスイッチＴｒｓｔを設置し、さらにメモリユニットＭＵからのデータ読出時には、共通ノード電極ＮＥはビット線ＢＬから切り離されたままの状態に保ち、リセットスイッチＴｒｓｔをオンからオフに、そしてオフからオンに遷移させる。 - 特許庁

To provide a nonvolatile memory device for reducing the chip size by removing a common source line, sharing a source selection transistor from which two memory blocks are applied with voltage via the source selection line, and its programming method and reading method.例文帳に追加

共通ソースラインを除去し、２つのメモリブロックがソース選択ラインを介して電圧の印加を受けるソース選択トランジスタを共有して、チップサイズを減らす不揮発性メモリ装置ならびにそのプログラム方法および読取り方法を提供する。 - 特許庁

The common processing program is provided with a function for developing the verification programs verifying operation of the LSI 2 at a designated development destination address on the memory of the LSI 2 and a function for starting the designated verification program among the verification programs developed on the memory.例文帳に追加

共通処理プログラムは、LSI2の動作を検証する検証プログラムを、LSI2のメモリ上の指示された展開先アドレスに展開する機能と、メモリ上に展開されている検証プログラムの内の指示された検証プログラムを起動する機能とを有する。 - 特許庁

When writing information data in a bus write cycle in a sequential manner into flash memory devices assigned to a common data bus, at least one of the flash memory devices is not used to store a current part of the information data.例文帳に追加

本発明によると、共通のデータバスに割り当てられたフラッシュメモリデバイスに逐次的にバスライトサイクルにおいて情報データを書き込むとき、フラッシュメモリデバイスの少なくとも１つには、格納のため情報データの現在部分は供給されない。 - 特許庁

Plural anti-fuse elements F1, F2 are provided in a memory cell, and the gates of field effect transistors of the anti-fuse elements F1, F2 are connected with each other, so that one ends of the anti-fuse elements F1, F2 are connected in common to node A and the memory cell is multi-valued.例文帳に追加

メモリセルに複数のアンチヒューズ素子Ｆ１、Ｆ２を設け、各アンチヒューズ素子Ｆ１、Ｆ２の電界効果トランジスタのゲートを互いに接続することで、アンチヒューズ素子Ｆ１、Ｆ２の一端をノードＡに共通に接続し、メモリセルを多値化する。 - 特許庁

A post processing control section 110 reads a reconfigured image stored in a coding memory 109, carries out post-processing such as noise reduction, and carries out writing to a bank awaiting a display output in the input / display output common use memory 102.例文帳に追加

ポスト処理制御部１１０は、符号化用メモリ１０９に格納されている再構成画像を読み出し、ノイズリダクション等のポスト処理を行い、入力・表示出力兼用メモリ１０２の表示出力待ちのバンクに対して書き込みを行う。 - 特許庁

A source line connected in common to memory cells is set to a first high level during program operation of the memory cells, and the source line is set to a second high level higher than the first high level while a control gate line and a selection gate line are set to a high level.例文帳に追加

メモリセルのプログラム動作時に、メモリセルに共通に接続されたソース線を第１高レベルに設定し、制御ゲート線および選択ゲート線が高レベルに設定されている間に、ソース線を第１高レベルより高い第２高レベルに設定する。 - 特許庁

A drain of an electrically rewritable nonvolatile memory transistor MT, is connected to a bit line BL via a selection transistor ST0 and its source is connected to a common source line SS via a selection transistor ST1, and thus a memory cell unit is constructed.例文帳に追加

電気的書き換え可能な不揮発性メモリトランジスタＭＴのドレインが選択トランジスタＳＴ０を介してビット線ＢＬに接続され、ソースが選択トランジスタＳＴ１を介して共通ソース線ＳＳに接続されてメモリセルユニットが構成される。 - 特許庁

The second block 22 includes: a second memory 30 saving the data related to the refrigerating machines received from the first block 21 via the common memory 23; a port 33 for an LAN performing data input/output with a monitoring sensor 60 via the LAN; and a second CPU 29 controlling the operation of the second memory 30 and the port 33 for the LAN.例文帳に追加

第２ブロック２２は、第１ブロック２１から共有メモリ２３を介して受信する冷凍機に関するデータを保存する第２メモリ３０と、監視センタ６０との間のデータの入／出力がＬＡＮを介して行われるＬＡＮ用ポート３３と、第２メモリ３０とＬＡＮ用ポート３３の動作を制御する第２ＣＰＵ２９を備える。 - 特許庁

A pixel unit 1 is structured with a non-volatile memory transistor MT formed in a p-type well 12 of a silicon substrate 10 to include a floating gate 14 and a control gate 16 and selection gate transistors ST1, ST2 formed in both sides of each memory transistor MT through common use of such memory transistor MT and diffusion layer 17.例文帳に追加

画素ユニット１は、シリコン基板１０のｐ型ウェル１２に形成された、浮遊ゲート１４と制御ゲート１６を持つ不揮発性メモリトランジスタＭＴと、このメモリトランジスタＭＴと拡散層１７を共有して各メモリトランジスタＭＴの両側に形成された選択ゲートトランジスタＳＴ１，ＳＴ２とから構成される。 - 特許庁

A system for setting voltage threshold of a memory device is provided with gate transistors inserted between each of a plurality of memory cells connected to a common word line and write-in voltage, and a control logic generating a control signal controlling selectively opening and closing of the gate transistors and controlling the aye and noes of write-in in each memory cell.例文帳に追加

メモリデバイスの電圧しきい値設定システムは、共通のワード線に接続される複数のメモリセルの各々と書き込み電圧との間に挿入されるゲートトランジスタと、ゲートトランジスタの開閉を選択的に制御する制御信号を生成して、各メモリセルにおける書き込みの可否を制御する制御ロジックとを備える。 - 特許庁

The switch groups SD0a-SD7a connect whole data lines DQ0-DQ63 to the outside of a memory module MMa at the time of a memory operation, and connect them to the input terminal of an exclusive NOR circuit EXa after common one bit data are written into each memory devices MD0-MD7 at the time of a test operation.例文帳に追加

スイッチ群ＳＤ０ａ〜ＳＤ７ａはデータ線ＤＱ０〜ＤＱ６３の全てを、メモリ動作時にはメモリモジュールＭＭａの外部に接続し、検査動作時には各メモリデバイスＭＤ０〜ＭＤ７に共通の１ビットデータが書き込まれた後にエクスクルーシブＮＯＲ回路ＥＸａの入力端に接続する。 - 特許庁

A memory cell array is disclosed in which a voltage level of a common plate line of the memory cell connected to a word line WLO is made to change from a voltage VPL to a voltage (VPL-ΔVPL) lower than the VPL in a period T6, while a voltage level of the word line WLO lies in a voltage VPA which is the selection state of the memory cell.例文帳に追加

本発明のメモリセルアレイでは、期間Ｔ６において、ワード線ＷＬ０の電圧レベルがメモリセルの選択状態である電圧ＶＰＡにある間に、このワード線に接続されたメモリセルの共通プレート線の電圧レベルを電圧ＶＰＬからそれよりも低い電圧（ＶＰＬ−ΔＶＰＬ）に変化させる。 - 特許庁

A common contact 112 for connecting the high-resistance loads 113 to the source/drain regions of the transistors is restrained from penetrating through other conductive layers, so that a layout margin of contact between the common contact 112 and another conductive layer can be dispensed with, and a memory cell can be lessened in size.例文帳に追加

高抵抗負荷１１３とトランジスタのソース・ドレイン領域を接続するための共通コンタクト１１２が他の導電層を貫通することがなく、共通コンタクト１１２と他の導電層とのレイアウトマージンが不要となり、セル寸法の縮小化が可能となる。 - 特許庁

In a product consisting of a plurality of units respectively provided with a nonvolatile memory for writing the recycling information, the recycling management system is provided with a common bus that connects nonvolatile memories to one another and a connecting means that connects the common bus to an external bus.例文帳に追加

リサイクル情報を書き込む不揮発性メモリをそれぞれに備えた複数のユニットよりなる製品において、前記不揮発性メモリをお互いに接続する共通バスと、前記共通バスを外部バスと接続する接続手段とをリサイクル管理システムに備える。 - 特許庁

Moreover, the memory capacity per unit area is increased by using a writing word line and a readout word line in common and using a writing bit line and a readout bit line in common to reduce the number of wires and furthermore by reducing the number of source lines.例文帳に追加

また、書き込み用のワード線と読み出し用のワード線を共通化し、かつ書き込み用のビット線と読み出し用のビット線を共通化することにより配線数を削減し、更にソース線を削減することにより単位面積あたりの記憶容量を増加させる。 - 特許庁

In a memory mixed semiconductor integrated circuit in which a logic circuit and a memory-macro are integrated and formed, the memory- macro 1 has constitution changing circuits 5a, 5b for switching allocation of an external address to an internal address by a constitution information signal CONF, the memory-macro 1 used for plural products as different constitution respectively can be tested with common constitution.例文帳に追加

ロジック回路とメモリマクロが集積形成されたメモリ混載半導体集積回路において、メモリマクロ１は、構成情報信号ＣＯＮＦにより外部アドレスの内部アドレスへの割り当てを切り換えるための構成変更回路５ａ，５ｂを有し、複数の製品にそれぞれ異なる構成として使用されるメモリマクロ１を、共通の構成でテストを行うことを可能とした。 - 特許庁

When a fault is caused in the active and logic computer, the queued logic computer reads check point data stored in the common memory so as to shorten the system recovery time in the case of a fault.例文帳に追加

現用の論理計算機の障害時に、待機の論理計算機は、共通メモリに格納されているチェックポイントデータを読み出すことにより、障害時のシステム回復時間を短縮させる。 - 特許庁

In a cache memory area 23a of a client terminal 11, the common image and the unique images to be displayed are stored, with the unique images in the order of their priorities.例文帳に追加

クライアント端末１１のキャッシュメモリ領域２３ａには、共通画像と表示すべき固有画像とともに、優先順位が高い順番に優先して固有画像が記憶される。 - 特許庁

COMPUTER SYSTEM FOR ACTUATING TWO OR MORE OPERATING SYSTEMS IN DIFFERENT PARTITIONS ON COMPUTER SYSTEM TO COMMUNICATE DIFFERENT PARTITIONS WITH EACH OTHER VIA COMMON MEMORY, AND ITS METHOD例文帳に追加

コンピュータ・システムの異なるパーティション中で複数のオペレーティング・システムを動作させ、異なるパーティションが共用メモリを介して相互に通信できるようにするコンピュータ・システムおよび方法 - 特許庁