「common memory」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The data stores include an application rule data store 222, local and private stores 224, 226, a term base data store 228, a term base translation data store 230, an ontology store 232, a translation memory 234 and a common UI element data store 236.例文帳に追加

データストアは、アプリケーション規則データストア２２２、ローカルおよび専用ストア２２４、２２６、用語ベースデータストア２２８および用語ベース翻訳データストア２３０、オントロジーストア２３２、翻訳メモリ２３４ならびに共通ＵＩ要素データストア２３６を含む。 - 特許庁

A sense amplifier control circuit of a semiconductor memory is constituted by using both of N type and P type set driver transistors in which a common source line of a sense amplifier composed of latch type differential amplifier circuits is connected to a restore-power source line.例文帳に追加

本発明の半導体記憶装置のセンスアンプ制御回路は、ラッチ型差動増幅回路からなるセンスアンプの共通ソース線をリストア電源線に接続するセットドライバートランジスタがＮ型及びＰ型の両方を用いて構成される。 - 特許庁

A MAC-hs processor 101 separates the inputted packet data in MAC-hs PDU units into packet data in RLC and PDU units and outputs them to a common memory controller 102 together with sequence numbers.例文帳に追加

ＭＡＣ−ｈｓ処理装置１０１は、入力されてきたＭＡＣ−ｈｓ ＰＤＵ単位のパケットデータを、ＲＬＣ ＰＤＵ単位のパケットデータに分離して、シーケンス番号とともに共有メモリ制御装置１０２に出力する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a part thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparing with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a portion thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparison with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

For recording on an HDD 21 musical data transferred from an EMD server via internet, a CPU 11 executes a mutual authentication processing with the EMD server, using a fixed key stored in a nonvolatile memory 34 and has a communicating key in common.例文帳に追加

CPU１１は、EMDサーバからインターネットを介して転送されてきた音楽データをHDD２１に記録するとき、不揮発性メモリ３４に記憶されている固定鍵を用いて、EMDサーバと相互認証処理を行い、通信用鍵を共有する。 - 特許庁

At the writing, source line potential is made to change by a designated sequence, and a current is set to flow only in one direction in the source line to which a plurality of selection memory cells are connected in common in each stage of the sequence for operation.例文帳に追加

書込時において、ソース線電位を所定のシーケンスで変化させ、複数の選択メモリセルが共通に接続するソース線には、動作シーケンスの各段階において一方方向にのみ電流が流れるように設定する。 - 特許庁

Fudekozuka is a mound or a memorial tower built by the students of terakoya (private elementary school) or kajuku (private school) which were educational institution for common people in the Edo period, to the memory of their late teacher who taught them reading, writing, arithmetic and other practical arts. 例文帳に追加

筆子塚（ふでこづか）とは、江戸時代に庶民の教育機関であった寺子屋や家塾で、読書算や実務教育を教わった教え子が、師匠が死んだ際にその遺徳を偲んで、建てた墓である塚、または供養塔。 - Wikipedia日英京都関連文書対訳コーパス

Through operation of a keyboard 40, a control element 10 rewrites progress information included in trust data stored in accordance with the processing of the case in the memory part 20 and retrieves each common item of the progress information to be output, using a display 30 and a printer 50.例文帳に追加

制御演算部１０はキーボード４０の操作により、事件の処理に従って記憶部２０に記憶された受託データの経過情報を書き換え、経過情報ごとに検索し、ディスプレイ３０やプリンタ５０から出力する。 - 特許庁

A control gate portion (b) has a floating gate 7b which is formed in an N well layer 23 formed in a P-type semiconductor layer common to the memory cell portion (a) and capacity-coupled to the N well layer 23 via the gate oxide film 6b.例文帳に追加

コントロールゲート部ｂは、メモリセル部ａと共通のＰ型の半導体層内に形成されるＮウェル層２３内に形成され、ゲート酸化膜６ｂを介してＮウェル層２３に容量結合されるフローティングゲート７ｂを備える。 - 特許庁

A NAND cell is constituted by connecting a plurality of memory transistors in series, connecting one end to a bit line BL through a gate transistor SG2, and connecting the other end to a common source line SL through a selection gate transistor SG2.例文帳に追加

メモリトランジスタが複数個直列接続され、一端が選択ゲートトランジスタＳＧ１を介してビット線ＢＬに、他端が選択ゲートトランジスタＳＧ２を介して共通ソース線ＳＬに接続されてＮＡＮＤセルが構成される。 - 特許庁

When the video camera is equipped with a music reproducing function of reproducing the music data recorded on a memory card, a display part provided to the video camera is used in common, so a rise in the cost accompanying function addition can be suppressed low.例文帳に追加

ビデオカメラにメモリーカードに記録された音楽データを再生可能な音楽再生機能を持たせた際、ビデオカメラに設けられた表示部を共用する構成としたので、機能付加に伴うコストアップを低く抑えることができる。 - 特許庁

When selecting and indicating desired waveform data files from a plurality of waveform data files saved in memory media, a plurality of waveform data files saved in memory media are indicated in a list and the compressed image data of waveform data files selected and specified on the file list indicator are indicated on the common window.例文帳に追加

記憶メディアにセーブされた複数の波形データファイルから所望の波形データファイルを選択して表示するのにあたり、共通の画面に、記憶メディアにセーブされた複数の波形データファイルをリスト化して表示するファイルリストと、このファイルリスト表示部上で選択指定された波形データファイルの縮小イメージデータとを表示することを特徴とするもの。 - 特許庁

Work (process 101) for mounting a channel selection circuit being a function part, a demodulation circuit, a nonvolatile memory, and a CPU on a circuit board 27 is performed, and next, hardware driver software as tuner control software being a common program regardless of the model of a television tuner, application interface software, channel control software, and the like are downloaded to the nonvolatile memory (process 102).例文帳に追加

機能部品である選局回路と、復調回路と、不揮発性メモリと、ＣＰＵとを回路基板２７へ実装する（工程１０１）作業を行い、次に、不揮発性メモリに、テレビチューナの機種に拘らない共通のプログラムであるチューナ制御ソフトとしてのハードウェアドライバソフト、アプリケーションインタフェースソフト、チャンネルコントロールソフト等をダウンロードする（工程１０２）。 - 特許庁

To provide a language processing system creating load modules of a realistically feasible program (namely, addresses of all symbols in the program are solved) in order to use a memory effectively by operating the program at the basis of MPMD programming instead of SPMD programming in a computer system adopting a distributed common memory type multiprocessor system.例文帳に追加

分散共有メモリ型マルチプロセッサ方式を採用する計算機システムにおいて、ＳＰＭＤでなくＭＰＭＤプログラミングにもとづくプログラムを動作させることでメモリの有効利用をはかるべく、現実に実行可能な（すなわち、プログラム中の全シンボルのアドレスが解決された）当該プログラムのロードモジュールを生成するための言語処理系を提供すること。 - 特許庁

By electrically connecting an n-channel type MISFETQs in the direct peripheral circuit arranged in close to a memory array and a common source line PN_1 via a pad layer 16 composed of the same conductive film as that of a storage electrode 15 of the memory cell, the aspect ratio of a contact hole 22 formed at the upper part of the pad layer 16 is reduced.例文帳に追加

メモリアレイに近接して配置した直接周辺回路のｎチャネル型ＭＩＳＦＥＴＱｓと共通ソース線ＰＮ_１との接続を、メモリセルの蓄積電極１５と同一の導電膜で構成したパッド層１６を介して電気的に接続することにより、パッド層１６の上部に形成するコンタクトホール２２のアスペクト比を小さくする。 - 特許庁

When the total number of the common electrodes is represented by m and that of the segment electrodes is represented by n, the picture memory 30 has a data store part of a m×n bitmap type corresponding to respective intersections of the electrodes, wherein a portion of the data store part corresponding to imaginary pixels with no real intersections of the electrodes is made to be an invalid memory region 31 to which access is forbidden.例文帳に追加

画像メモリ３０は、コモン電極の総本数をｍ，セグメント電極の総本数をｎとして、その各電極交点に対応するｍ×ｎのビットマップ形式のデータストア部を有し、そのうちの実際に電極交点が存在しない架空画素に対応するデータストア部をアクセス禁止の無効メモリ領域３１とする。 - 特許庁

When the incoming call of the common telephone number is received, the control parts 18 of the respective slave sets 4a-4c perform the calling processing or the non-calling processing, based on the incoming call processing setting information stored in the memory part 17 of each slave set 4a-4c.例文帳に追加

各子機４ａ〜４ｃの制御部１８は、共通電話番号の着信があったとき、各子機４ａ〜４ｃのメモリ部１７に記憶される着信処理設定情報に基づいて、呼出処理および非呼出処理のいずれか１つを実行する。 - 特許庁

At least part of a first storing area in which the automatic restarting operation mode is stored and part of a second storing area in which the other operation mode is stored are shared in common in the same storing area of the same nonvolatile memory.例文帳に追加

オートリスタート運転モードを記憶する第１の記憶領域と、外部からの運転指令に従って運転される運転モードを決定する第２の記憶領域との少なくとも一部を同一の不揮発性メモリの同一記憶領域で共用する。 - 特許庁

The music contents replay program 28a executes processing corresponding to the operation demand, writes an acting condition in a kernel object 71a of a common memory 71, and transmits variation of the acting condition to the waiting program 28c as a message.例文帳に追加

音楽コンテンツ再生プログラム２８ａは、操作要求に対応する処理を実行し、動作状態を共有メモリ７１のカーネルオブジェクト７１ａに書き込み、動作状態の変化があったことをメッセージとして待受けプログラム２８ｃに送信する。 - 特許庁

A write switch 26 connects common writing data lines WDB and WDBX for transmitting the corrected data INC to corresponding bit lines BL and BLX to write the corrected data back in the original memory cell MC reading data.例文帳に追加

書き込みスイッチ２６は、訂正データＩＮＣを元のデータを読み出したメモリセルＭＣに書き戻すために、訂正データＩＮＣが伝達される共通書き込みデータ線ＷＤＢ、ＷＤＢＸを対応するビット線ＢＬ、ＢＬＸに接続する。 - 特許庁

The mobile unit is of a flip type and consists of bodies A9, B10, the body A is provided with a display device B8 of a selection reflection type having a memory characteristic and the body B is provided with a display device A11 in common use for a backlight.例文帳に追加

ボディＡ９とボディＢ１０から構成される開閉可能な携帯機器であって、ボディＡ側にメモリー特性を有する選択反射型の表示装置Ｂ８を設け、ボディＢ側にはバックライトも兼ねられる表示装置Ａ１１を設ける。 - 特許庁

The reader/writer 20 transmits the electronic money based on the satisfaction information E, to the closed memory area 240 that is a common area of the noncontact type IC chip, when settling a transaction using the electronic money with respect to the noncontact type IC chip.例文帳に追加

リーダ／ライタ２０は、非接触型ＩＣチップとの間で電子貨幣を用いた取引の決済を行う際に、充足情報Ｅに基づいた電子貨幣を、非接触型ＩＣチップの共通領域であるクローズドメモリ領域２４０に送信する。 - 特許庁

To provide a packet communication system, which guarantees the time order of a reception packet transfer completion to a memory and a reception completion interrupt occurrence to a CPU, and immediacy, regardless of the number of connection tiers of a common bus and a depth of a reception FIFO portion.例文帳に追加

共通バスの接続段数や受信ＦＩＦＯ部の深さに無関係に、メモリへの受信パケット転送完了とＣＰＵへの受信完了割り込み発生の時間順序性および即時性を保証するパケット通信システムを提供する。 - 特許庁

A single integrated drive chip 180 is mounted on the liquid crystal display panel 110, the chip including a controller 182, a memory 183, a level shifter 184, a source driver 185, a common voltage generator 186, and a DC/DC converter 187.例文帳に追加

また、前記液晶表示パネル１１０上にはコントローラ部１８２、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６及びＤＣ／ＤＣコンバータ１８７を含む一つの統合駆動チップ１８０が装着される。 - 特許庁

A resident resource management resident process 6 which is not supervised by a supervisory process 7 is prepared, and only a file descriptor acquired from an SS7 physical circuit termination device driver 2 is stored in a common memory area 8 by the resource management resident process 6.例文帳に追加

監視プロセス７にて監視されない常駐のリソース管理常駐プロセス６を設け、ＳＳ７物理回線終端デバイスドライバ２から取得したファイルディスクリプタだけをこのリソース管理常駐プロセス６にて共有メモリエリア８に保持する。 - 特許庁

When data to be transmitted and received are held to the common memory 50, the decoding of the control program and the encryption and decoding of data to be transmitted and received are conducted in a cryptography processor 20 under the control of a control unit 70.例文帳に追加

共有メモリ５０に送受信の対象となるデータが保持されている場合は、制御部７０の制御の下、制御プログラムの復号と送受信の対象となるデータの暗号化および復号が暗号処理部２０において行われる。 - 特許庁

A medium is detected to acquire the data within the medium, processed data is prepared to express one part of the original data or a contracted image of the original data (400-404), the original data is enciphered and stored in an application memory to be used in common in a P2P network (406, 408).例文帳に追加

メディアを検出してメディア内のデータを取得し、元データの一部又は元データの縮小画像を表す加工データを作成し（４００〜４０４）、元データを暗号化してアプリケーションメモリに保存して、Ｐ２Ｐネットワークで共有する（４０６、４０８）。 - 特許庁

To provide an information processor for allowing a plurality of processing means to access prescribed information on the basis of a common memory map to which a plurality of prescribed pieces of information corresponding to the plurality of processing means are continuously allocated.例文帳に追加

複数の処理手段が当該複数の処理手段に対応する複数の所定の情報が連続して割り当てられる共通のメモリマップに基づき該当する所定の情報に対しアクセスすることのできる情報処理装置を提供する。 - 特許庁

The circuits and processing techniques of various original supporting sub-systems for operating a system including memory address specification, data conversion using a common processing block, time synchronization, asynchronous buffering, the storage of video information and a parallel Huffman decoder, etc., are presented.例文帳に追加

メモリアドレス指定、共通処理ブロックを用いたデータ変換、時間同期、非同期バッファリング、ビデオ情報の記憶、並列ハフマンデコーダ、等を含むシステムを実動化するために種々の独特が支援サブ・システムの回路及び処理技術が開示されている。 - 特許庁

A plurality of video display parts are always updated by inputting switching information (a display state) as information common to the plurality of video display parts in a shared memory according to a switching signal of a display mode such as an operation of a user.例文帳に追加

本発明では、複数の映像表示部は、ユーザの操作等の表示モードの切替え信号に応じて、切替え情報（表示状態）を共有メモリに複数の映像表示部共通の情報として入力することによって、常に更新する。 - 特許庁

To improve the responsiveness of cue/review in a recording/reproducing device wherein a system for holding only data necessary for queue/review in a buffer memory is employed, a queue/review operation and an AMS operation are allocated to a common operator.例文帳に追加

バッファメモリにキュー／レビューのために必要なデータのみを溜め込む方式が採用され、且つキュー／レビュー操作とＡＭＳ操作とが共通の操作子に対して割り与えられている記録再生装置において、キュー／レビューの応答性の向上を図る - 特許庁

Therefore, afterward, the verification program is developed on the memory by using the common processing program to be operated, so that verification efficiency can be improved when a plurality of verification programs are required for verifying operation of the LSI 2.例文帳に追加

従ってこれ以後は、共通処理プログラムを利用して検証プログラムをLSI2のメモリ上に展開し、実行させることが可能となるので、LSI2の動作検証に複数の検証プログラムが必要になる場合、検証効率を向上させることが可能になる。 - 特許庁

Process data of the local PIO 4a and 4b and the common PIO 4c is stored by a memory means and an address converting unit, which are built in each of the bus converting unit 5 and not shown in a figure, and address of the process data is converted to be read out from the CPU device 2a.例文帳に追加

ローカルＰＩＯ４ａ，４ｂ、及びコモンＰＩＯ４ｃのプロセスデータは、各バス変換ユニット５に内蔵された図示しない記憶手段及びアドレス変換部により記憶され、またアドレスが変換され、ＣＰＵ装置２ａから読み出し可能である。 - 特許庁

A wiring for short-circuit 14 to which a common source line SS is short-circuited in the row direction is arranged at the prescribed interval in the column direction so that the number of memory cells in a selected state at reading-out become equal to or less than 1 in a region sandwiched between them.例文帳に追加

共通ソース線ＳＳを行方向に短絡する短絡用配線１４は、これに挟まれた領域で読み出し時に選択状態になるメモリセル数が一つ１以下となるように列方向に所定間隔をおいて配設される。 - 特許庁

A CPU for controlling reading of the HDD 1 and a CPU for decoding AV data read from the HDD 1 are used in common, and the memory 6 for temporarily storing the AV data read from the HDD 1 is utilized also for storing decoded AV data to reduce the number of CPUs and memories.例文帳に追加

HDD１の読み出し制御用のCPUとHDD１から読み出したAVデータのデコード処理用のCPUとを共通化し、HDD１から読み出したAVデータを一時的に格納するメモリ６を、デコード後のAVデータを格納するためにも利用し、CPUとメモリの数を減らす。 - 特許庁

The driving circuits 3, 4 are configured so as to compare the contents of at least two partial display data with each other, and output only any one of these partial display data when the contents coincide and make the memory blocks hold it in common.例文帳に追加

駆動回路３，４は少なくとも２つの部分表示データの内容を比較し、内容が一致する場合にこれら部分表示データのいずれか１つだけを出力してそれぞれのメモリブロックに共通に保持させるように構成される。 - 特許庁

The waiting program 28c accesses to the kernel object 71a of the common memory 71 based on the message notifying the variation of the acting condition, reads the acting condition of the music contents replay program 28a, converts it into html, and transmits it to PDA 3.例文帳に追加

待受けプログラム２８ｃは、動作状態に変化があったことを通知するメッセージに基づいて、共有メモリ７１のカーネルオブジェクト７１ａにアクセスし、音楽コンテンツ再生プログラム２８ａの動作状態を読み出し、htmlに変換してPDA３に送信する。 - 特許庁

In the bit comparison circuit 6 of a cache memory, all the collectors of the transistors 9 and 11 of comparison circuits 71-7N whose exclusive OR gates are composed of ECL circuits are connected to each other in common and connected to the emitter of the transistor 15 of a coincidence judgement circuit 8.例文帳に追加

キャッシュメモリのビット比較回路６は、ＥＣＬ回路によって排他的論理和が構成された比較回路７_1 〜７_N のトランジスタ９，１１のコレクタがすべて共通接続されて一致判定回路８のトランジスタ１５のエミッタに接続されている。 - 特許庁

In the casing main body which is guidable in the insertion direction by inserting a plurality of kinds of plate-formed memory storage media, supporting faces 2A, 2B, 2D having the common height in the vertical direction are installed, and they are covered with a cover 4 so as to be fixed to the substrate 8.例文帳に追加

複数種の板状記憶媒体を挿入して挿入方向に案内可能なケーシング本体に、上下方向には共通の高さを有する支持面２Ａ、２Ｂ、２Ｄ等を設け、それをカバー４で覆い、基板８に固定できるようにする。 - 特許庁

In the control units 4, signals inputted to comparison units from the common signal lines 6 through I/O units are compared with information data which are stored in information memory units and show the types of printed boards, and the types of the printed boards are detected.例文帳に追加

制御部４において、入出力部を介して比較部に入力された共有信号線６からの信号と、情報記憶部に記憶されているプリント基板の種類を示す情報とが比較されて、プリント基板３の種類が検知される。 - 特許庁

Moreover, on the liquid crystal display panel 110, a single integrated driving chip 180 including a controller part 182, a memory part 183, a level shifting part 184, a source driving part 185, a common voltage generating part 186 and a DC/DC converter 187 is mounted.例文帳に追加

また、前記液晶表示パネル１１０上にはコントローラ部１８２、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６及びＤＣ／ＤＣコンバータ１８７を含む一つの統合駆動チップ１８０が装着される。 - 特許庁

When the firmware that the node has is older than the firmware that the other has, the latest firmware that the other node has is received by using a common memory 40 as a communication means and an updating means 14 is used to rewrite the firmware of the node.例文帳に追加

比較の結果、自ノードが有するファームウェアが他ノードの有するファームウェアよりも旧い場合、共有メモリ４０を通信手段として他ノードの有する最新ファームウェアを受信し、更新手段１４を用いて自ノードのファームウェアを書き換える。 - 特許庁

On a common memory 3 between an auxiliary processor 1 and a main processor 2, a configuration state management table 31 which records a state for every component and a configuration change reservation table 32 which records reservation for configuration change for the next starting up are provided.例文帳に追加

補助処理装置１と主処理装置２間の共有メモリ３上に、構成要素毎の状態を記録する構成状態管理テーブル３１と、次回立ち上げ時の構成変更予約を記録する構成変更予約テーブル３２を具備する。 - 特許庁

Equipment 11 includes a display section 12, a display control section 103 which performs control related to display, a memory 105, an operation section 109, a communication section 111, a CPU 101 which controls each of the sections, and a common display area storage section 105a.例文帳に追加

機器１１は、表示部１２と、表示に関する制御を行なう表示制御部１０３と、メモリ１０５と、操作部１０９と、通信部１１１と、これらの各部を制御するＣＰＵ１０１と、共有表示領域記憶部１０５ａを備えている。 - 特許庁