「complementary cell」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR CELL-FREE PROTEIN SYNTHESIS USING COMPLEMENTARY OLIGONUCLEOTIDE例文帳に追加

相補的オリゴヌクレオチドを用いた無細胞タンパク質合成方法 - 特許庁

The cell forming a semiconductor integrated circuit includes the standard cell in the type for in-phase drive of the complementary transistor pairs.例文帳に追加

所望の回路を形成するためのセルに相補対を同相駆動するタイプのスタンダードセルを含む。 - 特許庁

A memory cell 55 has inverters of a true side and a complementary side constituting a flip-flop.例文帳に追加

メモリーセル５５は、フリップフロップを構成するトゥルー側及びコンプリメント側インバータをもつ。 - 特許庁

A semiconductor memory has a short transistor coupling complementary storage nodes of a latch circuit of a memory cell.例文帳に追加

メモリセルのラッチ回路の相補の記憶ノードを接続するショートトランジスタを有している。 - 特許庁

To enable evaluating cell characteristics of a memory circuit having a pair of complementary memory cell arrays with the same standard as a memory circuit having a single cell array.例文帳に追加

相補メモリセル対アレイを有するメモリ回路のセル特性を、シングルセルアレイを有するメモリ回路と同等の基準で評価できるようにする。 - 特許庁

This memory is provided with: a nonvolatile memory cell 11 for storing complementary data; a complementary bit line including first and second bit lines BLT and BLB connected to the nonvolatile memory cell 11; and a sense amplifier circuit connected to the complementary bit line.例文帳に追加

相補データを記憶する不揮発性メモリセル１１と、不揮発性メモリセル１１に接続された第１ビット線ＢＬＴと第２ビット線ＢＬＢからなる相補ビット線と、相補ビット線に接続されたセンスアンプ回路と、を備える。 - 特許庁

Complementary data are stored in a memory cell of each of two memory arrays (1a, 1b) in a twin cell mode as tune information.例文帳に追加

２つのメモリアレイ（１ａ、１ｂ）各々のメモリセルに互いに相補なデータをチューン情報としてツインセルモードで格納する。 - 特許庁

The memory cell has, further, a pair of access transistor coupling the memory cell selectively to a pair of complementary bit line.例文帳に追加

メモリセルは、さらに、１対の相補ビットラインにメモリセルを選択的に結合する１対のアクセス・トランジスタをさらに有する。 - 特許庁

Complementary second global bit lines (GBL, /GBL) for transmitting the data of a memory cell MC, read out through complementary bit lines (BL, /BL), are disposed above a memory cell array (BLock).例文帳に追加

相補性ビット線（ＢＬ、／ＢＬ）を通じて読み出されたメモリセルＭＣのデータを伝達する相補性第２グローバルビット線（ＧＢＬ、／ＧＢＬ）をメモリセルアレイ（ＢＬｏｃｋ）の上部に配置する。 - 特許庁

This nonvolatile semiconductor memory 10 is provided with: a nonvolatile memory cell 11 for storing complementary data; a complementary bit line where a potential appears according to each complementary data during a reading operation; a sense amplifier circuit 13 for sensing the complementary data based on the potential of the complementary bit line; and a bit line charge circuit 16 connected to the complementary bit line.例文帳に追加

本発明に係る不揮発性半導体メモリ１０は、相補データを記憶する不揮発性メモリセル１１と、読み出し動作時に相補データのそれぞれに応じた電位が現れる相補ビット線と、相補ビット線の電位に基づいて相補データをセンスするセンスアンプ回路１３と、相補ビット線に接続されたビット線チャージ回路１６と、を備える。 - 特許庁

A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.例文帳に追加

不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁

To provide technology obtaining characteristic information of a photodiode cell constituting a CMOS (complementary metal oxide semiconductor) image sensor in a TEG (test element group) cell.例文帳に追加

ＣＭＯＳイメージセンサを構成するフォトダイオードセルの特性情報をＴＥＧセルにおいて得ることのできる技術を提供する。 - 特許庁

Next, data write-in operation is made easy by coupling the memory cell to a pair of complementary bit lines BL, BR.例文帳に追加

次に、メモリセルを１対の相補ビットラインＢＬ，ＢＲに結合して、データ書込み動作を容易にする。 - 特許庁

In the SRAM memory system 100, a memory cell 102 includes a true node connected to a bit line BL, and a complementary node connected to a complementary bit line XBL.例文帳に追加

ＳＲＡＭのメモリシステム１００において、メモリセル１０２は、ビットラインＢＬに接続される真ノードと、相補ビットラインＸＢＬに接続される相補ノードと、を含む。 - 特許庁

The above method comprises synthesizing a single-stranded DNA oligomer complementary to a preservative region of a ribosome base sequence, taking the oligomer into a cell, and culturing the cell.例文帳に追加

リボソーム塩基配列の保存領域に相補的な１本鎖ＤＮＡオリゴマーを合成して、細胞内に取込ませ細胞を培養する。 - 特許庁

An I/O cell 2 comprises a complementary I/O cell which outputs one output signal as a complementary signal consisting of a normal rotation signal and inverted signal, and two I/O cells 2 are connected parallel to each other.例文帳に追加

Ｉ／Ｏセル２は、１つの出力信号を正転信号と反転信号からなる相補信号として出力する相補型Ｉ／Ｏセルからなり、２つのＩ／Ｏセル２が並列接続された構成からなる。 - 特許庁

To prevent deterioration in an operation margin of a memory cell in which complementary storage nodes are short-circuited during write operation.例文帳に追加

書き込み動作時に相補の記憶ノードがショートされるメモリセルの動作マージンが低下することを防止する。 - 特許庁

To provide a multifariously deficient adenovirus vector for gene cloning and expression, and to provide a complementary cell line.例文帳に追加

遺伝子クローニングおよび発現のための多重欠損アデノウイルスベクター系と相補的細胞系を提供する。 - 特許庁

Thereby, a memory cell circuit is formed which includes one memory cell not subjected to writing as an object to write the complementary bit data with an unused memory cell which is newly used.例文帳に追加

これにより、新たに使用する未使用のメモリセルと共に相補のビットデータを書き込む対象として、未書き込みである１つのメモリセルが含まれるメモリセル回路が形成される。 - 特許庁

A memory cell has a pair of cell transistors connected between a first voltage line and a second voltage line in series through a connection node to store a complementary logic.例文帳に追加

メモリセルは、第１電圧線と第２電圧線の間に接続ノードを介して直列に接続され、相補の論理を記憶する一対のセルトランジスタを有する。 - 特許庁

The semiconductor memory device includes complementary first and second bit lines, a unit memory cell including complementary first and second floating body transistor capacitorless memory cells respectively coupled to the complementary first and second bit lines, and a voltage sense amplifier which is coupled between the complementary first and second bit lines and amplifies a voltage differential between the complementary first and second bit lines.例文帳に追加

相補的な第１及び第２ビットライン、相補的な第１及び第２ビットラインにそれぞれ接続されている相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備する単位メモリセル、及び相補的な第１及び第２ビットライン間の電圧差を増幅する相補的な第１及び第２ビットライン間に接続されている電圧センス増幅器で構成されている。 - 特許庁

To prevent the operation speed of a sampling latch circuit from decreasing when it takes time to change the state of a CMOS (Complementary Metal Oxide Semiconductor) latch cell.例文帳に追加

ＣＭＯＳラッチセルの状態を変化させるのに時間がかかると、サンプリングラッチ回路の動作スピードが遅くなる。 - 特許庁

To enable to check operation for an arbitrary cell of a pair cell in a semiconductor storage device having a plurality of pair cells each consisting of a pair of cells to store normal data and complementary data.例文帳に追加

正データおよび補データを格納するための１対のセルからなるペアセルを複数有する半導体記憶装置においてペアセルの任意のセルの動作チェックを可能にする。 - 特許庁

Thereby, before signal formation on the true bitline and the complementary bitline, the writing operation to the selected cell is started.例文帳に追加

それによって、真ビットラインおよび相補ビットライン上の信号形成前に、選択されたセルへの書き込み動作が開始される。 - 特許庁

The expression system is constructed by synthesizing a single-stranded oligonucleotide complementary to the retention region of a ribosome base sequence, and adding the oligonucleotide to a cell.例文帳に追加

リボソーム塩基配列の保存領域に相補的な１本鎖オリゴヌクレオチドを合成して、細胞に添加し発現システムを構築する。 - 特許庁

A pixel 10 of the liquid crystal display device has a primary color display cell 12 provided with a color filter layer 70G of green and a complementary color display cell 11 provided with a color filter layer 70M of magenta.例文帳に追加

液晶装置の画素１０は、緑色のカラーフィルタ層７０Ｇを設けた原色表示セル１２と、マゼンタ色のカラーフィルタ層７０Ｍを設けた補色表示セル１１とを有する。 - 特許庁

To achieve reduction in space and cost of a standard cell to obtain the circuit for in-phase drive of a plurality of complementary transistor pairs (CMOS pairs).例文帳に追加

複数の相補トランジスタ対（ＣＭＯＳ対）を同相駆動するような回路を実現するためのスタンダードセルのスペース削減、コスト低減を図る。 - 特許庁

The pair of complementary data bus transmits continuously and alternately even-numbered address data Even and odd-numbered address data Odd read out from a memory cell array.例文帳に追加

相補データバス対は、メモリセルアレイから読出される偶数アドレスデータＥｖｅｎと奇数アドレスデータＯｄｄとを連続して交互に伝送する。 - 特許庁

To provide a cell array for immobilizing a probe having a complementary sequence to oligonucleotide having an object base sequence.例文帳に追加

狭いスペースに効率よく、目的とする塩基配列を有するオリゴヌクレオチドと相補的な配列を有するプローブを固定するセルアレイを提供する。 - 特許庁

A memory macro 1 has a memory-cell array 2 containing a plurality of memory cells 3, complementary digit-line pair DTj and DBj connected to the memory cells 3 and a column system peripheral circuit 6 connected to the complementary digit-line pair DTj and DBj.例文帳に追加

メモリマクロ１は、複数のメモリセル３を含むメモリセルアレイ２と、メモリセル３に接続された相補デジット線対ＤＴｊ、ＤＢｊと、相補デジット線対ＤＴｊ、ＤＢｊに接続されたカラム系周辺回路６とを備えている。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

A CAM cell comprises a pair of SRAM cell, each of them comprises a pair of intersection-coupled inverter for storing data values and a pair of access device for accessing a pair of complementary bit line.例文帳に追加

ＣＡＭセルは１対のＳＲＡＭセルを含み、これらは各々、データ値を記憶するための１対の交差結合されたインバータと、相補ビット線対にアクセスするための１対のアクセスデバイスとを含む。 - 特許庁

Outputs of DA converters operated with the same pitch and the same voltage range are connected to the primary color display cell 12 and complementary color display cell 11, which output continuous gradations of green and magenta respectively.例文帳に追加

原色表示セル１２と補色表示セル１１とは、同一刻み、同一電圧範囲で作動するＤＡコンバータの出力を接続されて、それぞれ緑色、マゼンタ色の連続階調を出力する。 - 特許庁

A data storage part (SU) of a TCAM cell (TMC) is constituted of two twin cells (TW0, TW1) having respectively 2 bits DRAM cells (MC1-MC4), complementary data is stored in each twin cell respectively.例文帳に追加

ＴＣＡＭセル（ＴＭＣ）のデータ記憶部（ＳＵ）を、それぞれが２ビットのＤＲＡＭセル（ＭＣ１−ＭＣ４）を有する２つのツインセル（ＴＷ０，ＴＷ１）で構成し、各ツインセルそれぞれに相補データを格納する。 - 特許庁

To provide a complementary memory cell in which occurrence of variation in the electric characteristics can be suppressed even upon occurrence of misalignment during formation process.例文帳に追加

形成過程における位置合わせずれが生じた場合であっても、電気的特性のばらつきの発生を抑制できる相補型メモリセルを提供する。 - 特許庁

A twin cell (TW1, TW2) comprises memory cells (MCA1, MCA2, MCB1, MCB2) which store complementary tune data and two twin cells store the same tune information.例文帳に追加

ツインセル（ＴＷ１、ＴＷ２）は、互いに相補なチューンデータを格納するメモリセル（ＭＣＡ１，ＭＣＡ２，ＭＣＢ１，ＭＣＢ２）で構成され、２つのツインセルが同一チューン情報を格納する。 - 特許庁

The device has a memory cell array having a plurality of CMOS static type memory cells provided at the intersections of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加

複数のワード線と複数の相補ビット線の交差部に設けられた複数のＣＭＯＳスタティック型メモリセルを有するメモリセルアレイを有する。 - 特許庁

To provide a power supply device of an electric vehicle in which the arrangement of a fuel cell and secondary batteries is made appropriately and complementary relation of them is constructed precisely.例文帳に追加

燃料電池と二次電池の配置を適切に行うとともに、それらの補完関係を的確に構成した電気自動車の電源装置を提供する。 - 特許庁

Consequently, the voltages of two storage nodes 140 which store mutually complementary data in a single twin cell are varied in the same way by capacitive coupling.例文帳に追加

これにより、同一ツインセル内の互いに相補データを記憶する２つのストレージノード１４０の電圧は、容量結合によって同様に変動する。 - 特許庁

The labelled cDNA and the reference sample hybridize to the complementary DNA probe fixed in the hybridization cell 31 and kept there.例文帳に追加

標識ｃＤＮＡ及び参照試料はハイブリダイゼーション部３１内に固定された相補的なＤＮＡプローブとハイブリダイゼーションを形成して保持される。 - 特許庁

The method which comprises preparing a genomic DNA sequence of a human gene or a complementary strand thereof from a specimen of a patient with renal cell cancer, analyzing the DNA sequence of the genomic DNA or the complementary strand thereof to determine the gene polymorphism of the human gene, and evaluating the tumor-suppression effect of IFN therapy on renal cell cancer by using the polymorphism as an indicator.例文帳に追加

腎細胞癌患者検体からヒト遺伝子のゲノムDNA配列もしくはその相補鎖を調製し、当該ゲノムDNAもしくはその相補鎖のDNA配列を解析して、ヒト遺伝子の遺伝子多型を決定し、該多型を指標として腎細胞癌に対するIFN治療による腫瘍の縮小効果を判定する方法。 - 特許庁

Also, a second memory cell block 10b connected to the other side input terminal of the sense amplifier SA0 through main bit complementary line MBL1 has a dummy cell DMb0 connected to the dummy word line TDWL0.例文帳に追加

また、センスアンプＳＡ０の他方の入力端子と主ビット相補線ＭＢＬ１を介して接続される第２のメモリセルブロック１０ｂも、ダミーワード線ＴＤＷＬ０と接続されるダミーセルＤＭｂ０を有している。 - 特許庁

In a pair of transfer transistors T1, T2 of a static memory cell, one and the other of source and drain are connected to complementary input/output nodes ND1, ND2 of latch and to bit lines in pairs individually.例文帳に追加

スタティックメモリセルの一対の転送トランジスタは、ソース・ドレインの一方および他方をラッチの相補の入出力ノードと一対のビット線とにそれぞれ接続している。 - 特許庁

A control method of the SRAM by which data is written in an antiparallel storage circuit of an SRAM memory cell via a true bit line (BLT) and a complementary bit line (BLC) or data is read from it and a SRAM cell are provided.例文帳に追加

真ビットライン（ＢＬＴ）および相補ビットライン（ＢＬＣ）を介して、ＳＲＡＭメモリセルのアンチパラレル記憶回路にデータを書き込み、またはそれからデータを読み出すＳＲＡＭの制御方法およびＳＲＡＭセルが提供される。 - 特許庁

The semiconductor storage device is provided with: a first bit cell 10T and a second bit cell 10B for storing mutual complementary data; a scan circuit for outputting a selected data signal; a bit cell selection circuit 14 for receiving the output of the scan circuit and for selecting one bit cell; and a data writing control circuit 53 for controlling the data writing.例文帳に追加

半導体記憶装置は、互いに相補的なデータを記憶するための第１のビットセル１０Ｔおよび第２のビットセル１０Ｂと、選択されたデータ信号を出力するスキャン回路と、スキャン回路の出力を受け、１つのビットセルを選択するビットセル選択回路１４と、データの書き込みを制御するデータ書き込み制御回路５３とを備えている。 - 特許庁