「delay element」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The delay element capable of creating the predetermined delay time is selected from the plurality of delay elements and connected to the path requiring the predetermined delay time.例文帳に追加

所定の遅延時間を必要とする経路に、複数の遅延素子から所定の遅延時間を生成可能な遅延素子を選択して接続する。 - 特許庁

At this point, a ratio of resistance value of a resistance element R1 provided in the delay element section 11 and a resistance value of a resistance element R2 provided in the delay element section 12 is made different.例文帳に追加

このとき、遅延素子部１１に設けられた抵抗素子Ｒ１の抵抗値と、遅延素子部１２に設けられた抵抗素子Ｒ２の抵抗値との比率を異ならせる。 - 特許庁

The delay circuit includes a resistance element 3, a capacitor element 4 and a connection wiring 6.例文帳に追加

遅延回路は、抵抗素子３と容量素子４と接続配線６とを具備する。 - 特許庁

AC DRIVE TYPE LIGHT-EMITTING ELEMENT WITH DELAY PHOSPHOR AND LIGHT-EMITTING ELEMENT MODULE例文帳に追加

遅延蛍光体を備える交流駆動型の発光素子及び発光素子モジュール - 特許庁

The P element 21 weighted by frequency includes a delay filter (delay filter for P element) performing delay operation of a value obtained by the P element 21 according to this invention.例文帳に追加

周波数重み付きのＰ要素２１には、本発明に従い、このＰ要素２１により得られる値の遅れ演算を行う遅れフィルタ（Ｐ要素用遅れフィルタ）が含まれている。 - 特許庁

A scan circuit includes a delay line, provided with a delay element 24 and a delay-mode selector 25, and a mode during test is set to a delay measuring mode, by setting "1" to a delay-mode enable DE of the selector 25.例文帳に追加

スキャン回路に遅延素子２４、ディレイモード用セレクタ２５を備えたディレイラインを設け、テスト時のモードをセレクタ２５のディレイモードイネーブルＤＥに“１”を設定してディレイ測定モードにする。 - 特許庁

The delay element number of stages comparator 12 during DLL lock compares the delay element number of stages 10 during past DLL lock stored in the delay element number of stages storing register 11 during DLL lock with the delay element number of stages 9 during latest DLL lock.例文帳に追加

ＤＬＬロック時の遅延素子段数比較器１２がＤＬＬロック時の遅延素子段数格納レジスタ１１内に格納された過去のＤＬＬロック時の遅延素子段数１０と最新のＤＬＬロック時の遅延素子段数９とを比較する。 - 特許庁

The dispersed signal is detected for time delay by a time delay element detector 24.例文帳に追加

離散化された信号は、時間遅れ要素検出部２４でその信号の時間遅れが検出される。 - 特許庁

An amplifier 331 amplifies a delay signal outputted from a delay element 320 and the amplified signal is sent to an antenna 302.例文帳に追加

本発明においては、信号の独立したバージョンが複数のアンテナを介して送信される。 - 特許庁

The phase detector, the counter and the delay element form the delay locked loop so as to automatically set the delay time during the calibration.例文帳に追加

較正の間は、位相検出器、カウンタ及び遅延要素が遅延ロックループを形成して遅延時間を自動的に設定する。 - 特許庁

DELAY LOCK LOOP IN SEMICONDUCTOR STORAGE ELEMENT AND ITS LOCK METHOD例文帳に追加

半導体記憶素子におけるディレイロックループ及びそのロック方法 - 特許庁

PARASITIC ELEMENT EXTRACTION METHOD AND DELAY COMPUTING METHOD USING THE SAME例文帳に追加

寄生素子抽出方法とこれを用いた遅延計算方法 - 特許庁

PHASE DELAY COMPENSATION DEVICE IN SEMICONDUCTOR ELEMENT AND METHOD THEREFOR例文帳に追加

半導体素子における位相遅延補償装置及びその方法 - 特許庁

The delay compensation element arranging part 7-2 inserts the delay compensation element into objective wiring satisfying a prescribed condition in wiring.例文帳に追加

遅延補償素子配置部７−２は、配線のうち所定の条件を満たす対象配線に遅延補償素子を挿入する。 - 特許庁

The input high-frequency signal is binalized by a comparator 1 to be input into a delay element 21 in the first stage of a delay element group 2.例文帳に追加

入力された高周波信号は、コンパレータ１で２値化され遅延素子群２の初段の遅延素子２１に入力される。 - 特許庁

A delay block 303 outputs plural picture element clock signals whose delay time is different based on a picture element clock signal CLK1.例文帳に追加

遅延ブロック３０３は、画素クロック信号ＣＬＫ１に基づいて、遅延時間の異なる複数の画素クロック信号を出力する。 - 特許庁

The fuel transport delay model is constituted by connecting in series a fuel transport delay element A due to the adhering of the injected fuel on the wall face and a primary delay element B compensating a model error of the fuel transport delay element A.例文帳に追加

燃料輸送遅れモデルは、噴射燃料の壁面付着による燃料輸送遅れ要素Ａと、この燃料輸送遅れ要素Ａのモデル誤差を補償する一次遅れ要素Ｂとを直列に連結した構成とする。 - 特許庁

To provide a delay circuit that provides a delay time to an input signal without a delay and a waveform deformation or the like by a parasitic element so as to properly generate a delay signal and a delay pulse having a prescribed delay time with high accuracy, and to provide a semiconductor integrated circuit device including the delay circuit and a delay method.例文帳に追加

寄生素子による遅延や波形変形等を伴わず入力信号に遅延時間を付加して、所定遅延時間の遅延信号や遅延パルスを精度よく適宜に生成する遅延回路、遅延回路を含む半導体集積回路装置、及び遅延方法を提供すること。 - 特許庁

A one-line delay element 2 receives a line delay output 15 and delays the portions of one line of pixels to output a line delay output 16.例文帳に追加

１ライン遅延素子２はライン遅延出力１５を入力し、画素１ライン分を遅延しライン遅延出力１６を出力する。 - 特許庁

The delay detection circuit 7 detects delay time of a delay element provided to a delay circuit 2 and outputs control signals C1, C2 according to its detection result.例文帳に追加

遅延検出回路７は、遅延回路２に設けられた遅延素子の遅延時間を検出し、その検出結果に応じて制御信号Ｃ１，Ｃ２を出力する。 - 特許庁

The delay of the composite signal delay element is selected to be equal to the transcoding delay whereby the luminance and chrominance components in the received signal of the NTSC or PAL format are delay compensated.例文帳に追加

複合信号遅延素子の遅延はコード変換遅延と同一に選ばれ、ＮＴＳＣ又はＰＡＬ 形式の受信信号のルマ及びクロマ成分は遅延補償される。 - 特許庁

A delay time control signal generating section 21b generates three delay time control signals for programming the delay time of each delay element included in the same delay block 24a, 24b, 24c.例文帳に追加

遅延時間制御信号生成部２１ｂは、同じ遅延ブロック２４ａ、２４ｂ、２４ｃに含まれる遅延素子ごとにそこでの遅延時間をプログラムするための３つの遅延時間制御信号を生成する。 - 特許庁

DELAY ELEMENT, VARIABLE DELAY LINE, AND VOLTAGE CONTROLLED OSCILLATOR, AS WELL AS DISPLAY DEVICE AND SYSTEM COMPRISING THE SAME例文帳に追加

遅延素子、可変遅延線及び電圧制御発振器並びにそれを備えた表示装置及びシステム - 特許庁

To provide an optical element which more accurately controls a relative delay of a 1-bit delay interferometer.例文帳に追加

１ビット遅延干渉計の相対的遅延をより正確に制御可能な光素子を提供すること。 - 特許庁

Then, the delay element for maximizing the maximum delay time as the sum of a fixed delay time as the settable shortest delay time, and of the length of the delay setting span set as the set value T0, is selected from the delay elements A, B and C.例文帳に追加

次に、設定可能な最短遅延時間である固定遅延時間と設定値Ｔ０に設定された遅延設定スパンの長さとの和である最大遅延時間が最大となる遅延素子を遅延素子Ａ，Ｂ，Ｃから選択する。 - 特許庁

To surely detect a delay fault of a circuit provided with a storage element.例文帳に追加

記憶素子を備える回路の遅延故障を確実に検出する。 - 特許庁

A signal B is output from a delay element 4 through a point P.例文帳に追加

遅延素子４からは点Ｐを通り信号Ｂが出力される。 - 特許庁

The image data received by the delay element unit 51-1 are delayed by a prescribed time and the delayed data are outputted to a delay element unit 51-2.例文帳に追加

遅延素子単位５１−１に入力された画像データは、所定時間遅延された後、遅延素子単位５１−２に出力される。 - 特許庁

DELAY LOCKED LOOP OF SEMICONDUCTOR STORAGE ELEMENT AND CLOCK LOCKING METHOD THEREFOR例文帳に追加

半導体記憶素子の遅延固定ループ及びそのクロックロック方法 - 特許庁

A delay element section 12 that complementarily operates to the delay element section 11 discharges a capacitor C2 in accordance with an output from an inverter INV 2.例文帳に追加

遅延素子部１１とは相補的に動作する遅延素子部１２は、インバータＩＮＶ２の出力に応じて、キャパシタＣ２を放電させる。 - 特許庁

DELAY SYNCHRONIZATION LOOP AND ITS SYNCHRONIZATION METHOD IN SEMICONDUCTOR STORAGE ELEMENT例文帳に追加

半導体記憶素子における遅延同期ループ及びその同期方法 - 特許庁

To prevent increases in turn-off delay, when a voltage-driven element is turned off.例文帳に追加

電圧駆動型素子のターンオフ時のターンオフ遅延の増大を防ぐ。 - 特許庁

A delay element 16 in a signal delaying means 13 outputs the data in the delay element shifted by the number of times set by signal delay quantity data 20 as a delay signal XL among pieces of data in the delay element that has shifted a signal 102 to an output side according to a clock signal 203.例文帳に追加

信号遅延手段１３内の遅延素子１６は、信号１０２をクロック信号２０３に従って出力側にシフトした遅延素子内部データの内、信号遅延量データ２０５で設定される回数だけシフトした遅延素子内部データを遅延信号ＸＬとして出力する。 - 特許庁

A strobe delay control circuit 130 generates a second control signal CTR2 to be output to the delay element 140 from the first control signal CTR1 and the expected value of the amount of delay by the delay element 140.例文帳に追加

ストローブ遅延制御回路１３０は、第１の制御信号ＣＴＲ１と、遅延素子１４０による遅延量の期待値とから、遅延素子１４０に出力する第２の制御信号ＣＴＲ２を生成する。 - 特許庁

To obtain a delay signal sequence of a time interval shorter than the shortest delay transmission time of a signal transmission element or a delay time variable transmission element, and solve a disadvantage of the obtained delay signal sequence.例文帳に追加

信号伝送素子あるいは遅延時間可変伝送素子の最短遅延伝送時間より短い時間間隔の遅延信号列を得ることと、得られた遅延信号列に付随する不都合を解決することである。 - 特許庁

As phase delay elements 22, an element Zc which is largest in a phase delay effect is arranged in the vicinity of a center of the incident waves 23, and an element Zb which is lower in a phase delay effect than the element Zc is arranged in a circumference thereof, and an element Za which is further lower in a phase delay effect is arranged in the periphery thereof.例文帳に追加

位相遅延素子２２としては、入射波２３の中心付近に位相遅延効果の最も大きい素子Ｚｃを配設し、その周囲には素子Ｚｃより位相遅延効果の低い素子Ｚｂを配設し、その外縁には位相遅延効果が更に低い素子Ｚａを配設する。 - 特許庁

The clock comparator 2 provides an output of signals UPn, DOWNn to select a delay element delaying an input signal from a delay element shifted by a plurality of stages or signals UP1, DOWN1 to select a delay element delaying an input signal from a delay element shifted by a single stage on the basis of the result of comparison.例文帳に追加

クロック比較器２は、比較結果に基づき、入力信号を遅延させる遅延素子を複数段移動させる信号ＵＰｎ、ＤＯＷＮｎまたは入力信号を遅延させる遅延素子を単数段移動させる信号ＵＰ１、ＤＯＷＮ１を出力する。 - 特許庁

Output of each stage of the delay element chain 24 are taken out in parallel synchronizing with the pulse CKP by a transfer gate 26 and inputted to delay elements of each stage of the delay element chain 25.例文帳に追加

遅延素子チェーン２４の各段出力は転送ゲート２６によりパルスＣＫＰに同期して並列に取り出され、遅延素子チェーン２５の各段遅延素子に入力される。 - 特許庁

Then, the delay element of the first path is fixed and the delay element in the second path is switched to that of the first path for calculating a phase difference between different delay elements in the second path.例文帳に追加

それから、第１経路の遅延素子を固定し、第２経路の遅延素子を第１経路のものに切り替えて、第２経路における異なる遅延素子間の位相誤差を算出する。 - 特許庁

ULTRASONIC RECEPTION BEAM-SHAPING DEVICE USING DELAY ELEMENT WITH MULTISTAGE STRUCTURE例文帳に追加

多段構造の遅延素子を用いる超音波受信ビーム成形装置 - 特許庁

OPTICAL DELAY CIRCUIT, INTEGRATED OPTICAL ELEMENT AND ITS MANUFACTURING METHOD例文帳に追加

光遅延回路、集積光素子および集積光素子の製造方法 - 特許庁

DELAY ASSIGNMENT OF NETWORK ELEMENT FOR EFFICIENT USE OF NETWORK RESOURCE例文帳に追加

ネットワークリソースの効率的な使用のためのネットワーク要素の遅延割当 - 特許庁

POLARIZATION CONTROL ELEMENT AND DIFFERENTIAL DELAY TIME CORRECTION DEVICE USING THE SAME例文帳に追加

偏光制御素子およびこれを用いた差分遅延時間補正装置 - 特許庁

A DLL circuit 120 generates a first control signal CTR1 for controlling a delay element 122 so that a reference clock inputted to a delay element 122 can be delayed one cycle by a delay element 122.例文帳に追加

ＤＬＬ回路１２０は、遅延素子１２２に入力された基準クロックが遅延素子１２２により１周期分遅延されるように遅延素子１２２を制御する第１の制御信号ＣＴＲ１を生成する。 - 特許庁

A multiplier 22 multiplies the audio signal delayed by each delay element D by a predetermined coefficient C set for each delay element D.例文帳に追加

乗算器２２は、各遅延素子Ｄにより遅延されたオーディオ信号に、遅延素子Ｄごとに設定された所定の係数Ｃを乗算する。 - 特許庁