「delay element」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A fading circuit 203 generates a fading state of a propagation channel on the basis the parameter of reception power, a delay time and phase of an antenna element.例文帳に追加

フェージング回路２０３は、受信電力、遅延時間及び各アンテナ素子の位相の各パラメータに基づいて伝搬チャネルのフェージング状態を生成する。 - 特許庁

To provide an inexpensive check valve preventing a chattering phenomenon of a disc-like valve element quickly repeating valve opening and closing, and preventing valve closing delay.例文帳に追加

ディスク状弁体が小刻みに開閉弁を繰り返すチャタリング現象を生じないと共に、閉弁遅れのない安価な逆止弁を提供する。 - 特許庁

To restrain shocks due to response delay of a hydraulic pressure supplied to a friction engaging element when an accelerator is turned off after a power-on downshift is started.例文帳に追加

パワーオンダウンシフトが開始された後にアクセルオフされた場合において摩擦係合要素に供給される油圧の応答遅れに起因するショックを抑制する。 - 特許庁

Automatic arranging and wiring equipment is used with an initial arranging/wiring part 7-1, a delay compensation element arranging part 7-2, and an arrangement optimizing part 7-3.例文帳に追加

初期配置配線部７−１と、遅延補償素子配置部７−２と、配置最適化部７−３とを具備する自動配置配線装置を用いる。 - 特許庁

The other of the copied optical packets x is delayed by a specified time through an optical delay mechanism 12 and fed to a tertiary nonlinear optical effect element 1b.例文帳に追加

複写された光パケットｘのうちの他方を光遅延機構１２により所定時間遅延させ、三次非線形光学効果素子１ｂに入力させる。 - 特許庁

To certainly perform overcurrent protection, and to prevent a flow of excessive choke current even if on or off operation of an inverter element has a certain delay time.例文帳に追加

インバータ素子のオン・オフ動作にある遅れ時間があっても、過電流保護動作を確実に行って多大なチョーク電流が流れないようにする。 - 特許庁

A receiver group 14 receives an echo signal through each of the corresponding elements to convert the same to an electric signal to transmit the electric signal to the delay element group 13.例文帳に追加

レシーバ群１４は、対応するそれぞれの素子を介してエコー信号を受信して電気信号に変換し、遅延素子群１３に送信する。 - 特許庁

A comparator and a variable delay circuit are provided to keep tracking between data and echo-clock in a double data rate(DDR) RAM element.例文帳に追加

ダブル・データ・レート（ＤＤＲ）ＲＡＭ素子におけるデータとエコー・クロックとの間の追跡を維持するために、比較器及び可変遅延回路が提供される。 - 特許庁

To provide a solid-state image pickup element capable of effectively suppressing the influence of the propagation delay of horizontal transfer clock signals in a horizontal transfer register.例文帳に追加

水平転送レジスタにおける水平転送クロック信号の伝搬遅延の影響を有効に抑制することができる固体撮像素子を提供する。 - 特許庁

The comparator includes delay circuits in which a plurality of stages are respectively cascade-connected, and the reference signal and an object signal are input, a holding circuit for output of phase difference between the reference signal and the object signal by difference of delay times in respective stages, and a logic circuit for changing time difference and magnitude of each delay element based on its output results.例文帳に追加

各々複数段縦列接続され、基準信号および対象信号が入力される遅延回路と、各々の段の遅延時間の差により、基準信号と対象信号との位相差を出力する保持回路と、その出力結果を元に、遅延素子の時間差及び大小を変更する論理回路とを備えた。 - 特許庁

To suppress possibility of shortening delay time before pulse change which is represented by reset release at the time of momentary interruption of power supply, by setting the delay time without depending on the time constant based on a large external capacitive element, and easily changing the delay time of pulse change represented by reset release by a user on an implementation system.例文帳に追加

大きな外付け容量素子による時定数に依存することなく遅延時間を設定でき、ユーザが実装システム上でリセット解除に代表されるパルス変化の遅延時間を容易に変更する事ができ、電源瞬停時にリセット解除に代表されるパルス変化までの遅延時間が短くなる虞を抑制する。 - 特許庁

When target valve timing determined according to an operation condition of the internal combustion engine is obtained, feed forward control setting instruction timing of a valve element based on the target valve timing and an estimated delay time is executed and feed back control setting actual delay time in a previous cycle as the estimated delay time of a following cycle is executed.例文帳に追加

内燃機関の運転状態に応じて決定された目標バルブタイミングを取得したときに、この目標バルブタイミングと予測ディレイ時間とに基づき弁体の指示タイミングを設定するフィードフォワード制御を行うとともに、前サイクルの実際のディレイ時間を次サイクルの予測ディレイ時間とするフィードバック制御を行う。 - 特許庁

To provide a semiconductor integrated circuit device and its inspection method capable of specifying detailed causes of abnormal delay by extracting an abnormal portion indicating the abnormal delay such as variations in a delay time and capable of manufacturing a highly reliable semiconductor device having suppressed variations in semiconductor element performance.例文帳に追加

遅延時間のバラツキなどの遅延異常を示す異常箇所を抽出して、遅延異常の詳細な原因を特定することができ、半導体素子の性能のバラツキが抑えられた信頼性の高い半導体装置を作製可能な半導体集積回路装置及びその検査方法を提供する。 - 特許庁

When target valve timing determined according to an operation condition of the internal combustion engine is acquired, feed forward control establishing indication timing of a valve element based on the target valve timing and estimated delay time is executed and feed back control setting actual delay time in a previous cycle as estimated delay time of a following cycle is executed.例文帳に追加

内燃機関の運転状態に応じて決定された目標バルブタイミングを取得したときに、この目標バルブタイミングと予測ディレイ時間とに基づき弁体の指示タイミングを設定するフィードフォワード制御を行うとともに、前サイクルの実際のディレイ時間を次サイクルの予測ディレイ時間とするフィードバック制御を行う。 - 特許庁

A transmission path of the authentication data from the connector 5K to ASIC 7 is provided with three delay elements 9; a transmission path of the authentication data from the connector 5Y to ASIC 7 is provided with two delay elements 9; and a transmission path of the authentication data from the connector 5M to ASIC 7 is provided with one delay element 9 respectively.例文帳に追加

コネクタ５ＫからＡＳＩＣ７に至る認証データの伝達経路には３つの遅延素子９が、コネクタ５ＹからＡＳＩＣ７に至る認証データの伝達経路には２つの遅延素子９が、コネクタ５ＭからＡＳＩＣ７に至る認証データの伝達経路には１つの遅延素子９が、それぞれ設けられている。 - 特許庁

A slave DLL circuit 12 generates second stage number data Ds2 showing the number of stages of a delay element to be used on the basis of the first stage number data Ds1, delays a first clock signal CLK1 at a delay element of the number of stages corresponding to the second stage number data Ds2 and generates a second clock signal CLK2.例文帳に追加

スレーブＤＬＬ回路１２は、第１段数データＤｓ１に基づいて使用する遅延素子の段数を示す第２段数データＤｓ２を生成し、第２段数データＤｓ２に応じた段数の遅延素子にて第１クロック信号ＣＬＫ１を遅延させて第２クロック信号ＣＬＫ２を生成する。 - 特許庁

The frequency-divided complementary clock signals are inputted to the complementary voltage-controlled delay element array and the phase of complementary output signals from the complementary voltage-controlled delay element array is compared with that of the frequency-divided complementary clock signals, thereby outputting the equiphase multi-phase clock signals synchronized with the input clock.例文帳に追加

この分周された相補クロック信号を電圧制御ディレイ素子列に入力し，電圧制御ディレイ素子列からの相補出力信号を分周された相補クロック信号と位相比較することで前記入力クロックと同期した等位相多相クロック信号を出力することが可能となる。 - 特許庁

Since the timing of pulse change which is represented by reset release can be set to be variable by an external resistive element, no such delay time as depends on the time constant that uses a large external capacitive element is required, resulting in no shorter time delay before the pulse change represented by reset release at the time of momentary interruption of power supply.例文帳に追加

外付け抵抗素子によってリセット解除に代表されるパルス変化のタイミングを可変に設定することができ、それは、大きな外付け容量素子を用いる時定数に依存する遅延時間を必要とせず、故に、電源瞬停時にリセット解除に代表されるパルス変化までの遅延時間は短くならない。 - 特許庁

A gain control amplifier circuit 1 is placed to the input side of a delay element 2, a gain variable amplifier circuit 3 is placed to an output side of the delay element 2, the gain of the gain variable amplifier circuit 3 is controlled by a control signal SCTL, so as to increase the gain at the special reproduction more than the gain at the usual reproduction.例文帳に追加

遅延素子２の入力側に利得制御増幅回路１を配置するとともに、遅延素子２の出力側に利得可変増幅回路３を配置し、この利得可変増幅回路３の利得を、制御信号ＳＣＴＬで制御し、特殊再生時は通常再生時より大きくなるようにする。 - 特許庁

The variable optical delay circuit is constituted by connecting at least one or more basic components formed by electrically coupling a light receiving element that converts an optical pulse string into an electric pulse string, a light emitting element that converts the electric pulse string into the optical pulse string again and outputs it and an electric circuit for operating the light receiving element and the light emitting element.例文帳に追加

本発明は、光パルス列を電気パルス列に変換する受光素子と、電気パルス列を再び光パルス列に変換して出力する発光素子と、受光素子及び発光素子を動作させるための電気回路と、を電気的に結合した基本構成要素を少なくとも１個以上接続する。 - 特許庁

To provide an SIMD (Single Instruction-stream, Multiple Data-stream) type microprocessor having small wiring delay of a control signal line to a final end of a processor element group from a processor element control signal generator supplying a control signal to processor elements.例文帳に追加

プロセッサエレメントに対して制御信号を供給するプロセッサエレメント制御信号発生器からプロセッサエレメント群の最終端までの制御信号線の配線遅延が小さいＳＩＭＤ型マイクロプロセッサを提供する。 - 特許庁

A control part 1 is turned off in advance prior to the timing for turning off the semiconductor element 10 by the delay time of the IGBT switch 24, and the IGBT switch 24 is turned off approximately concurrent with the timing for turning off the semiconductor element 10.例文帳に追加

制御部１は、半導体素子１０のオフのタイミングに先立ってＩＧＢＴスイッチ２４の遅れ時間分だけ先にオフにし、半導体素子１０のオフタイミングとほぼ同時にＩＧＢＴスイッチ２４をオフとする。 - 特許庁

The time modulating element composed of the waveguide element imparts a time delay to respective frequency components of the plasmons by making good use of differences in propagation speed among the plasmons depending upon sizes of the metal particulates 2.例文帳に追加

前記導波路素子で構成される時間変調素子は、前記金属微粒子２のサイズに依存してプラズモンの伝搬速度が異なることを利用し、該プラズモンの各周波数成分に時間遅延を与える。 - 特許庁

To provide an inverter device for driving an AC motor that can drive and control the AC motor in a desired state, even if there are delay time, a voltage drop of a switching element and the like between the command of a control circuit and the operation of the switching element.例文帳に追加

制御回路の指令とスイッチング素子の作動との間の遅延時間、スイッチング素子の電圧降下等があっても、交流モータを所望状態で駆動制御できるインバータ装置を提供することである。 - 特許庁

The cannister reset mechanism further comprises a damping element for damping the movement of the release member in order to delay the action of the resilient biasing to release the locking element for a predetermined period of time after actuation of the canister.例文帳に追加

カニスタリセット機構は、カニスタの作動後、ロック要素を解除する弾性的な付勢力の作用を予め決められた時間遅延させるために解除部材の運動を減衰する減衰要素を更に含む構成とする。 - 特許庁

When the moving element 15 is moved to the valve opening direction, the second communication passage 34 is opened by the one-way valve 35, and the moving element 15 is quickly moved to the valve opening direction, thus the difference in air-fuel ratio caused by delay in valve opening is prevented.例文帳に追加

可動子１５が開弁方向へ移動する際は、第２連通通路３４が一方向弁３５によって開かれて可動子１５は素早く開弁方向へ移動し、開弁遅れによる空燃比のズレを防ぐ。 - 特許庁

This converter can sample at the timing according to the selection signal SEL and convert the analog signal input from a wave receiving element into the digital signal so as to eliminate a variable delay element and a memory and reduce the number of components.例文帳に追加

選択信号ＳＥＬに応じたタイミングでサンプリング動作して、受波素子から入力されるアナログ信号をディジタル信号に変換するので、可変遅延素子やメモリが不要になり、部品点数を削減できる。 - 特許庁

The second filter circuit 112 is provided with an 8 tap matched filter 15 and an 8 tap matched filter 16 provided according to configuration of the part sign line B, and a delay element group 17 to delay the output of 8 tap matched filter 15.例文帳に追加

上記第２フィルタ回路１１２は、部分符号列Ｂの構成に従って設けられた８タップマッチトフィルタ１５および８タップマッチトフィルタ１６と、上記８タップマッチトフィルタ１５の出力を遅延させる遅延素子群１７とを備えている。 - 特許庁

To provide an A/D converter, an A/D conversion method, and a solid-state imaging device capable of obtaining a digital output value with an improved linearity accuracy without being affected by characteristics of rising and falling propagation delay times of a delay element.例文帳に追加

遅延素子の伝搬遅延時間の立ち上がりと立ち下がりとの特性に影響されることなく、リニアリティ精度を向上したデジタル出力値を得ることができるＡ／Ｄ変換装置、Ａ／Ｄ変換方法および固体撮像装置を提供する。 - 特許庁

Sound wave signal waveform, from each ultrasonic signal receiving element 3, is shifted by a specified delay time to be added, and the specified delay time is changed for electronically scanning the detection direction, thus computing the direction and distance of the target.例文帳に追加

各超音波受信素子３からの音波信号波形を、所定の遅延時間だけシフトさせて加算すると共にその所定の遅延時間を変化させて検出方向を電子的に走査して、対象物の方向と距離が演算される。 - 特許庁

To improve precision in the optical phase delay control in an optical phase delay control device used for an optically controlled beam forming circuit for controlling the excitation amplitude phase of each element antenna in an array antenna, for example, in an optical region.例文帳に追加

例えばアレイアンテナにおける各素子アンテナの励振振幅位相の制御を光領域で行うための光制御型ビーム形成回路に用いる光位相遅延制御装置において、光位相遅延制御の高精度化を目的としている。 - 特許庁

A trigger signal generating part 3 generates a trigger signal when an output of the final stage delay element 2n comes to 1, and respective storage parts 41-4n store outputs (binary signals of one bit) of the respective delay elements 21-2n in the time point when trigger signal is generated.例文帳に追加

トリガ信号発生部３は、最終段の遅延素子２ｎの出力が１になると、トリガ信号を発生し、各記憶部４１，…，４ｎは、トリガ信号が発生した時点における各遅延素子２１，…，２ｎの出力（１ビットの２値信号）を記憶する。 - 特許庁

A sense amplifier start signal SE is made a high level after a delay time decided by a first delay element from a leading edge of a clock signal CLK in which a row address strobe signal (/RAS) is a low level, and timing at which a row of sense amplifiers 12 is activated is generated.例文帳に追加

ロウアドレスストローブ信号（/ＲＡＳ）をローレベルとするクロック信号ＣＬＫの立ち上がりエッジから、第1の遅延素子２４で決まる遅延時間後にセンスアンプ起動信号ＳＥをハイレベルにし、センスアンプ列１２を活性化するタイミングを発生する。 - 特許庁

The semiconductor memory device is provided with a control unit for disabling operation of a delay circuit at the time of read-out in the semiconductor memory element including the delay circuit for delaying respectively a bank address signal and a column address signal at the time of write-in.例文帳に追加

半導体メモリ装置は、書込みの際にバンクアドレス信号とコラムアドレス信号をそれぞれ遅延させるための遅延回路を含む半導体メモリ素子において、読出しの際に前記遅延回路の動作をディスエーブルさせるための制御部を備えてなる。 - 特許庁

A driving force control system comprises an internal combustion engine model 1000 represented by a linearized model including a primary delay element, a computing unit 2000 for calculating a deviation between target engine torque and estimated engine torque, a delay compensator 3000 for compensating the deviation for a response delay, and an adder 4000 for adding the delay compensated deviation to the target engine torque to calculate a engine torque controlled variable.例文帳に追加

駆動力制御システムは、１次遅れ要素を含んで線形化されたモデルにより表わされる内燃機関モデル１０００と、目標エンジントルクと推定エンジントルクとの偏差を算出する演算器２０００と、偏差に応答遅れを補償する遅れ補償器３０００と、目標エンジントルクに遅れ補償された偏差を加算してエンジントルク制御量を算出する加算器４０００とを含む。 - 特許庁

A delay circuit includes: a third transistor element Q3 with a source and a drain connected to those of a second transistor Q2 respectively; and a bias generation circuit 10 which is connected to a gate of the third transistor element Q3 and applies a bias voltage for correcting variations in the characteristics of transistor elements to the gate of the third transistor element Q3.例文帳に追加

第２のトランジスタＱ2に対してソース同士、ドレイン同士が接続された第３のトランジスタ素子Ｑ3と、前記第３のトランジスタ素子Ｑ3のゲートに接続され、当該ゲートにトランジスタ素子の特性のバラツキを補正するためのバイアス電圧を印加するためのバイアス生成回路１０とを備える。 - 特許庁

Modulation by the delay element is attained by modulating a bias current of the load TRs (M2, M5), the feedback TRs (M3, M4) and the gate bias TRs (M21, M22).例文帳に追加

遅延の変調は、負荷トランジスター（Ｍ２，Ｍ５）、フィードバック・トランジスター（Ｍ３，Ｍ４）及びゲート・バイアス・トランジスター（Ｍ２１，Ｍ２２）のバイアス電流を変調することにより達成される。 - 特許庁

With a clock signal applied to the D flip-flop M3 as a reference, time is delayed by 't', '2t', and '3t', respectively, and the D flip-flops of a memory element operate with time delay.例文帳に追加

ＤフリップフロップＭ３に印加されるクロック信号を基準に，“ｔ”，“２ｔ”，“３ｔ”時間ずつ遅延し，メモリ素子の各Ｄフリップフロップは互いに時差をおいて動作する。 - 特許庁

An output photonic clock of a short pulse light source 18 is made incident on a saturable absorbing optical element 14 via a variable optical delay device 20, an optical amplifier 22, and an optical circulator 24.例文帳に追加

短パルス光源１８の出力光クロックは、可変光遅延器２０、光アンプ２２及び光サーキュレータ２４を介して可飽和吸収光素子１４に入射する。 - 特許庁

At the time of an overload, only the ringing of the auxiliary winding 31c, which is generated immediately after the switching element 1 is turned off, charges the delay capacitor 5 through the potential clamp circuit.例文帳に追加

過負荷時には、スイッチング素子１がターンオフした直後に発生する、補助巻線３１ｃのリンギングのみが電位クランプ回路を通じて、遅延容量５を充電する。 - 特許庁

A phase adjustment circuit 100 has a phase-locked loop (PLL) oscillation circuit 110 with a voltage-controlled oscillator (VCO) 120 obtained by coupling a plurality of delay element circuits 121-124 in a ring shape.例文帳に追加

位相調整回路１００は、複数の遅延素子回路１２１〜１２４をリング状に結合したＶＣＯ１２０を有するＰＬＬ発振回路１００を備える。 - 特許庁

To provide a pulse generation circuit capable of stably obtaining a recording pulse signal having a desired pulse width by suppressing the influence of the deviation of a delay element.例文帳に追加

遅延素子の偏差などの影響を抑制し、所望のパルス幅を有する記録用パルス信号を安定的に得ることが可能なパルス発生回路を提供すること。 - 特許庁

The common delay element model is added to the identification results to produce a numerically represented state space model corresponding to the controlled object, and the controlled object is identified accordingly.例文帳に追加

この同定結果にその共通遅れ要素モデルを加え、その制御対象に対応した数値で表される状態空間モデルを演算しその制御対象を同定する。 - 特許庁

A control-signal generating circuit 81 outputs an on-signal to the snubber switch 54 and feeds it to the main switching element 2 via a delay circuit 82.例文帳に追加

制御信号発生回路８１は、オン信号をスナバスイッチ５４に出力するとともに、遅延回路８２を介して主スイッチング素子２にオン信号を供給する。 - 特許庁

An IFFT(inverse fast Fourier transformation) computing element 4 finds the time-base signal of the output of the amplitude and phase frequency characteristic detector 3 and detects the electric energy to a delay time.例文帳に追加

ＩＦＦＴ演算器４により、振幅・位相周波数特性検出器３の出力の時間軸信号を求め、遅延時間に対する電力量を検出する。 - 特許庁