「delay element」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Since the reflection-type optical delay element is capable of eliminating the effects of absorption and dispersion resulting from a light passing through the optical element, the reflection-type optical delay element doe not allow spread of time (chirp) of the light pulses, due to the group velocity dispersion of the medium and adds an optical delay time to a broadband frequency (wavelength).例文帳に追加

反射型の光学遅延素子によれば、光学素子を光が通過することによる吸収や分散の影響を除くことができるため、媒質の群速度分散による光パルスの時間広がり（チャープ）を無くすことができ、また、広帯域の周波数（波長）に対して光学遅延時間を付与する。 - 特許庁

This clock generating circuit (digital PLL circuit) is provided with a clock comparator 2 that compares an external clock with a comparison clock corresponding to an internal clock, a delay element stage 6 that includes a plurality of delay elements delaying a signal corresponding to the internal clock, and a delay stage control circuit 4 that controls the delay elements in the delay element stage 6 in response to an output of the clock comparator 2.例文帳に追加

本発明によるクロック生成回路（ディジタルＰＬＬ回路）は、外部クロックと内部クロックに対応する比較クロックとを比較するクロック比較器２と、内部クロックに対応する信号を遅延する複数の遅延素子を含む遅延素子段６と、クロック比較器２の出力に応じて遅延素子段６における遅延素子を制御する遅延段制御回路４とを備える。 - 特許庁

A writing pulse generation circuit 1 consisting of a delay buffer 103, an OR gate 202, a delay buffer 104, and an OR gate 203 is prepared and the delay time D of each of the delay buffers 103, 104 is set up to a prescribed value larger than the data holding time of the storage element 4 and considering the delay amounts of respective wiring parts and elements.例文帳に追加

ディレイバッファ１０３，ＯＲゲート２０２，ディレイバッファ１０４，ＯＲゲート２０３からなるライトパルス生成回路１を設け、ディレイバッファ１０３，１０４のそれぞれの遅延時間Ｄを記憶素子４のデータホールドタイムより大きく、然も、各部の配線及び素子における遅延量を考慮した所定値に設定する。 - 特許庁

The delay element is arranged, in at least one of the signal lines and is configured to delay the signals to be transmitted through the signal lines so that the delay of these signals can be made substantially the same, and to compensate for the signal delay time due to a line length difference ΔL.例文帳に追加

上記遅延素子は、上記信号線路の少なくとも一方に設けられ、これら信号線路を伝送される信号の遅延が実質的に同じになるように遅延し、線路長差ΔＬによる信号遅延時間を補償することを特徴としている。 - 特許庁

As a result, a time interval of the state of phase during the oscillation is nearly a half of the delay time of each delay element so that the resolution of the oscillation circuit in the state of phase can be improved up to about twice a limit level depending on the delay time of the delay elements.例文帳に追加

この結果、発振中における位相状態の時間刻みは各遅延素子の遅延時間のほぼ１／２になり、発振回路の位相状態の分解能を遅延素子の遅延時間で決まる限界のほぼ２倍まで高めることが可能になる。 - 特許庁

In the embodiment of as an example, the differential variance element for a first degree can be a standard differential group delay (DGD) element.例文帳に追加

範例となる実施形態では、第１の次数の微分分散素子は標準的な微分群遅延（ＤＧＤ）素子であることが可能である。 - 特許庁

When an input signal IN becomes H level; an input signal IN2 delayed by a delay time τD by a delay element 21 is generated, L level of signals A and B is generated, and thereby NMOSs 53 and 54 are turned off simultaneously for a duration of the delay time τD.例文帳に追加

人力信号INがＨになると、遅延素子２１により遅延時間τDだけ遅れた入力信号IN2が生成され、信号A,BのＬが生成され、遅延時間τDの間だけNMOS５３及び５４が同時にオフする。 - 特許庁

Therefore, since delay control in the first variable delay circuit is performed on the basis of phase comparison, error hardly occurs in the delay values, while being hardly affected by the input signal, element parameters and environmental changes.例文帳に追加

従って、第１の可変遅延回路における遅延制御は、位相比較に基づいて行われるため、入力信号、素子パラメータ及び環境変化の影響を受けにくく、遅延値に誤差が極めて生じにくい。 - 特許庁

The one-side output pair comprises the two one-side outputs to be inputted to the forward rotation terminal of the delay element at the next stage, or the two one-side outputs to be inputted to the inverting terminal of the delay element at the next stage.例文帳に追加

該片側出力ペアは、次段の遅延素子の正転端子に入力される２つの片側の出力、または次段の遅延素子の反転端子に入力される２つの片側の出力である。 - 特許庁

A system up to the air-fuel ratio sensor 17 from a fuel injection valve 12 is modeled by a primary delay element, and a parameter in the primary delay element is identified based on the input air-fuel ratio and the output air-fuel ratio to this model.例文帳に追加

燃料噴射弁１２から空燃比センサ１７までの系を一次遅れ要素によりモデル化し、このモデルに対する入力空燃比と出力空燃比に基づき、一次遅れ要素におけるパラメータを同定する。 - 特許庁

To provide a circuit by which similar performance is obtained, by using an easily obtainable and inexpensive saturable inductor as a delay element in a soft switch circuit of a conventional method, to which the saturable inductor is applied as the delay element.例文帳に追加

可飽和インダクタを遅延素子として応用した従来方式のソフトスイッチ回路において、より入手しやすい安価な可飽和インダクタを遅延素子として用いて同等な性能を得ることができる回路。 - 特許庁

To provide a compound polarization diffraction element with reduces optical loss and has slimmed phase delay by integrating a polarization diffraction element and a phase delay layer and successively laminating them on one substrate.例文帳に追加

偏光性回折素子と位相遅延層とを一体化させ、一つのベース基材に連続積層することによって、光損失を低減し、スリム化された位相遅延を有する複合偏光性回折素子を提供する。 - 特許庁

To achieve highly precise logic simulation even under such circumstances that an element delay value varies due to duration of a signal by setting an element delay value under the consideration of the influence of the duration of the signal of an input signal.例文帳に追加

入力信号の信号の持続時間の影響を加味した素子遅延値を設定し、信号の持続時間によって素子遅延値が変動する状況においても精度の高い論理シミュレーションを実現する。 - 特許庁

To enable an element to operate at a higher speed by controlling a delay in transmission of an electric signal, since a pad section of a logic element and an element region of a semiconductor chip is bump-bonded.例文帳に追加

論理素子のパッド部と、半導体チップの素子領域とがバンプ接合されることにより、電気信号の伝達の遅延が抑制されるため、素子の高速動作性を図ることができる。 - 特許庁

Furthermore, since a PTC element 4 is mounted on the electrode plate, temperature-rise of the electrode plate can be transferred rapidly to the PTC element 4 and the PTC element 4 can be actuated without delay.例文帳に追加

更に、極板にＰＴＣ素子４が取り付けられているので、極板の温度上昇が速やかにＰＴＣ素子４に伝熱し、遅延なくＰＴＣ素子４を作動させることができる。 - 特許庁

The data charging time of the liquid crystal picture element cell is shortened by reducing a signal delay in the liquid crystal display element of the high opening ratio of superimposing the picture element electrode and the signal wiring.例文帳に追加

画素電極と信号配線を重畳する高開口率の液晶表示素子において信号遅延を減らすことで液晶画素セルのデータ充電時間を短くする。 - 特許庁

The device driving the interlace type plasma display panel (PDP) has a delay element, an image upper/lower edge detecting element, an image boundary processing element, and an image processing analog control loop.例文帳に追加

インタレース型プラズマ表示パネル（ＰＤＰ）を駆動する装置であって、遅延素子、画像上下縁検出素子、画像境界処理素子、および画像処理アナログ制御ループを有する。 - 特許庁

With respect to data inputted from a data input terminal of each of bits, after predetermined data processing is performed, the delay time is adjusted by the delay time adjustment element 121.例文帳に追加

各ビットのデータ入力端子から入力したデータは、所定のデータ処理が行なわれた後、遅延時間調整素子１２１により遅延時間が調整される。 - 特許庁

Thus, even when the time delay portion included in the X-ray detection signals is different depending on the detection element, the time delay portion is approximated accurately by an impulse response.例文帳に追加

したがって、検出素子によってＸ線検出信号に含まれる時間遅れ分が異なっても、時間遅れ分を精度よくインパルス応答によって近似できる。 - 特許庁

A pulse generating circuit 22 generates a pulse CKP synchronizing with a clock CLKint, this pulse is delayed by a delay circuit 23 by a time A and inputted to a delay element chain 24.例文帳に追加

パルス発生回路２２は、クロックＣＬＫintに同期してパルスＣＫＰを発生し、これが遅延回路２３により時間Ａだけ遅延されて遅延素子チェーン２４に入力される。 - 特許庁

An analog delay element 130 performs the right angle delay of a signal outputted from the comparator 120 with respect to the rotating angle of an optical disk, and outputs a delayed signal as a radial tilt signal.例文帳に追加

アナログ遅延素子１３０は、比較器１２０の出力信号を光ディスクの回転角に対し、９０度遅延させてラジアルチルト信号として出力する。 - 特許庁

The compensation circuit controls a delay speed by current, wherein a current characteristic for power supply voltage variation or the like is reverse to an element characteristic of a MOS transistor, etc., of the delay stage.例文帳に追加

補償回路は電源電圧変動等に対する電流特性が遅延段のＭＯＳトランジスタなどの素子特性と逆になる電流で遅延スピードをコントロールする。 - 特許庁

To provide remarkable change of delay time by improving the limit on the width of the delay time change concerning a chirp filter composed of a surface acoustic wave(SAW) element.例文帳に追加

表面弾性波（ＳＡＷ）素子により構成されたチャープフィルタは、遅延時間変化の幅に限界があるのを改善し、大きな遅延時間の変化が得られるようにする。 - 特許庁

When row address signals XA<0>, XA<1> are both at H level, delay is given to an internal clock signal intCLK0 by the delay element 501, 505, 509.例文帳に追加

行アドレス信号ＸＡ＜０＞，ＸＡ＜１＞がともにＨレベルのときには、遅延素子５０１，５０５，５０９によって内部クロック信号ｉｎｔＣＬＫ０に遅延が与えられる。 - 特許庁

To eliminate delay to a flip flop of a strobe signal corrected by a delay element and its variation in an interface part of a data reception device for use in a DLL.例文帳に追加

ＤＬＬを用いるデータ受信デバイスのインターフェース部にて、遅延素子により補正されるストローブ信号の、フリッププロップまでの遅延値とその変動量を無くす。 - 特許庁

Thus, first and second ring oscillators 11, 12 maintain the oscillation so that the state of the phase is temporally shifted by a half of the delay time of each delay element.例文帳に追加

このため第１および第２のリング発振器１１，１２は、その位相状態が各遅延素子の遅延時間の１／２だけ時間的にずれた状態で発振を維持する。 - 特許庁

To provide a semiconductor device for generating signal propagation delay without providing any delay element at a signal line side, and for easily forming an equivalent delay element on a chip or wiring board when a reference potential plane such as a GND plane faced to the neighborhood of the signal line exists.例文帳に追加

信号線の近くに対向するＧＮＤ平面などの参照電位平面が存在する場合、信号線側に遅延素子を設けずに信号伝搬遅延を生じさせ、等価的な遅延素子をチップや配線基板に容易に形成できる半導体装置を提供する。 - 特許庁

The circuit requiring the delay by the delay element is arranged within a gate array region 20 arranged at the center of the semiconductor substrate 10 designed by the gate array method, and at the same time, the plurality of deley elements are structured as a standard cell in the delay element arrangement region 40 outside of the gate array region 20.例文帳に追加

遅延素子による遅延を必要とする回路は、ゲートアレー方式で設計される半導体基板１０の中央に配置されたゲートアレー領域２０内に配置する一方、複数の遅延素子は、ゲートアレー領域２０の外側の遅延素子配置領域４０に、スタンダードセルとして構成される。 - 特許庁

To provide a light-emitting element drive circuit that can shorten delay time from the input of a light emitting signal to sufficient light emission by the light emitting element.例文帳に追加

発光信号の入力から発光素子が十分発光するまでの遅延時間を短縮することができる発光素子駆動回路を提供する。 - 特許庁

To not only allow a delay time to be controlled but also make a semiconductor optical control element compact while suppressing the increase in power consumption of the semiconductor optical control element.例文帳に追加

半導体光制御素子の消費電力の増大を抑制しつつ、遅延時間を制御することが可能となるとともに、コンパクト化を図れるようにする。 - 特許庁

A net list including information of the processing element at every block, information of the control timing and a delay element, and information of the connection is stored in a storage device 12.例文帳に追加

ブロックごとの処理エレメントの情報、制御タイミング、遅延エレメントの情報および接続の情報を含むネットリストは、記憶装置１２に記憶される。 - 特許庁

An antenna element 1 capable of radiating two orthogonal polarized waves is two-dimensionally arranged and a 180° delay circuit 3 is connected to a part of the antenna element 1.例文帳に追加

直交する２つの偏波を放射可能なアンテナ素子１を次元的に配列し、アンテナ素子１の一部に１８０°遅延回路３を接続する。 - 特許庁

To obtain a light emitting element drive circuit capable of remarkably improving a fall time of a light emitting element without an influence of a delay of a level shifter or the like.例文帳に追加

レベルシフト回路等の遅延による影響を受けずに、発光素子の立下り時間を大幅に改善することができる発光素子駆動回路を得る。 - 特許庁

A delay element 14 delays the timing signal TS and adjusts holding timing of a second flip-flop 106 to data read-out timing from the storage element 12.例文帳に追加

遅延素子１４はタイミング信号ＴＳを遅延させて第２のフリップフロップ１０６の保持タイミングを記憶素子１２からのデータ読出しタイミングに調整する。 - 特許庁

To provide a parasitic element extraction device which maintains the accuracies of delay calculations and signal integrity calculations, while reducing the time to extract a parasitic element.例文帳に追加

遅延計算やシグナル・インテグリティ計算の精度を保ち、かつ、寄生素子の抽出時間を短縮する寄生素子抽出装置を提供すること。 - 特許庁

The double refractive crystal 10 is fixed on a temperature controlling element (Peltier element) 60 and the delay time difference can be controlled from 0 to 8 ps by temperature control.例文帳に追加

複屈折結晶１０は、温度制御素子（ペルチエ素子）６０上に固定され、温度制御によって遅延時間差は０から８ｐｓまで制御可能になる。 - 特許庁

The phase delay axis SL is such that the phase difference element is inclined with respect to a direction D1, having an angle of 45° with respect to a transmission axis TR of the polarizing element.例文帳に追加

位相差素子が有する遅相軸ＳＬは、偏光素子の透過軸ＴＲと４５°の角をなす方向Ｄ１に対して傾斜している。 - 特許庁

This circuit controls the quantity of delay to come to a fixed value, by inputting a pulse signal into a delay element and generating a pulse signal concerned with the quantity of delay, and integrating this pulse signal, and controlling a heater, arranged in close contact with a delay IC with this integrated signal.例文帳に追加

遅延素子にパルス信号を入力して遅延量に関連するパルス信号を生成し、このパルス信号を積分して、この積分した信号で遅延ＩＣに密着して配置されたヒーターを制御して、遅延量が一定値になるように制御するようにした。 - 特許庁

To provide a register controlled delay locked loop which improves the deterioration of precision caused by accelerating an operating speed of an element.例文帳に追加

素子の動作速度の高速化による精度劣化を改善するレジスタ制御遅延固定ループを提供する。 - 特許庁

In brief, the filter circuit 10 keeps the delay of the timing for turning off the switching element Q1 for the predetermined time (tf).例文帳に追加

要するに、フィルタ回路１０は、スイッチング素子Ｑ１をオフするタイミングの遅れを所定時間ｔｆに保持する。 - 特許庁

A clock transfer section 10 propagates a received clock signal CLK via each unit delay element 11.例文帳に追加

クロック転送部１０は入力されたクロック信号ＣＬＫを各単位遅延素子１１を介して伝搬させる。 - 特許庁

To provide a circuit that can normally conduct bit synchronization and by which e.g. a delay element can easily be designed.例文帳に追加

正常にビット同期を行うことができ、例えば遅延素子の設計などを容易にできる回路を提供する。 - 特許庁

An output part of the last delay element (G1) of the second chain (KG) is connected to the first circuit output part (YG).例文帳に追加

第２鎖（ＫＧ）の最後の遅延素子（Ｇ１）の出力部は、第１回路出力部（ＹＧ）に接続されている。 - 特許庁

To prevent operation delay of a valve element caused by bubbles by preventing entering of the bubbles mixed in a fuel.例文帳に追加

燃料に混入した気泡の侵入を防止することで、気泡に起因する弁体の作動遅れを防止する。 - 特許庁

With delay of the PWM control signal output to the integration circuit, a switching element is gradually shifted to be turned on.例文帳に追加

積分回路によるＰＷＭ制御信号の遅延によって、スイッチ素子は徐々にオン状態へと移行する。 - 特許庁