「delay element」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A variable delay element consists of the serial circuit of an inverter, and a signal section free from delay for writing to each register and a signal section free from delay for reading from the register are arranged in parallel in this inverter.例文帳に追加

可変の遅延素子はインバータの直列回路から成っており、このインバータにそれぞれレジスタへの書き込みのための遅延のない信号区間およびレジスタからの読み出しのための遅延のない信号区間が並列に配置されている。 - 特許庁

A delay element 24 on the coupling path 11 is sent from the transmitter 26 and used to adjust a delay in the coupling path 11 so as to correspond to a delay of the transmitter signal received by the transmission scanning receiver 17.例文帳に追加

結合経路１１における遅延素子２４は、送信機２６より送信されて送信スキャニングレシーバ１７で受信された送信機信号の遅延に対応するように結合経路１１の遅延を調整するのに使用される。 - 特許庁

To provide a switching element driving circuit which can minimize a difference in delay quantity between a switch having a largest delay quantity and a switch having a smallest delay quantity, at a timing when a plurality of MOS analog switches connected with the same signal wiring are disconnected.例文帳に追加

同一の信号配線に接続される複数のＭＯＳアナログスイッチが切断されるタイミングの遅延量が最も大きいスイッチと遅延量が最も小さいスイッチの遅延差を小さくするスイッチング素子駆動回路を提供する。 - 特許庁

To first and second delay circuits 10, 30, first and second selectors 11, 31 are connected to select and output one of the output signals of delay element stages, respectively, an AND gate 12 is disposed to receive the input signal of the delay circuits and the delay signal of the selector 11, and the output of the AND gate is set as the input signal of the delay circuit 30.例文帳に追加

第１及び第２の遅延回路１０，３０毎に、各遅延素子段の出力信号のいずれかを選択して出力する第１及び第２のセレクタ１１，３１を接続し、遅延回路の入力信号とセレクタ１１の遅延信号とを入力するＡＮＤゲート１２を設け、ＡＮＤゲートの出力を遅延回路３０の入力信号とする。 - 特許庁

An output of a delay element 34 is fed to a complementary digital filter 44 via a digital integration device 42 to a loop consisting of an analog adder 30, a comparator 32, a delay element 34, a 1-bit D/A converter 361 and an analog integration device 38.例文帳に追加

アナログ加算器３０、比較器３２、遅延素子３４、１ビットＤ／Ａ変換器３６１及びアナログ積分器３８のループに対し、遅延素子３４の出力が、デジタル積分器４２を介して相補デジタルフィルタ４４に供給される。 - 特許庁

This low-power-consumption testing circuit is constituted by interposing a gate circuit 13 which gives scanning data to a delay element 14 only when testing operations are made or scanning operations are made during the course of the testing operations between the scanning F/Fs 11 and 12 and delay element 14.例文帳に追加

この発明は、スキャンＦ／Ｆ１１，１２と遅延要素１４との間に、テスト動作時又はテスト動作におけるスキャン動作時にのみスキャンデータを遅延要素１４に与えるゲート回路１３を挿入して構成される。 - 特許庁

A high accuracy alignment of an optical signal, to and from an optoelectric element is made possible and electric mutual connection path to the element is shortened, in order to reduce a signal delay to the device of the element.例文帳に追加

光電素子へ及びそこからの光信号の高精度なアライメントが可能になり、素子のデバイスへの信号遅延を減らすために素子への電気的な相互接続経路を短縮することが可能になる。 - 特許庁

A master DLL circuit 11 generates first stage number data Ds1 showing the number of stages of a delay element to be used to delay a reference clock signal CLKr to a predetermined phase.例文帳に追加

マスタＤＬＬ回路１１は、基準クロック信号ＣＬＫｒを所定の位相まで遅延させるために使用する遅延素子の段数を示す第１段数データＤｓ１を生成する。 - 特許庁

The control circuit responds to detection of an excessive jitter in the 1st clock signal, and stops adjustment at least one period of delay of the delay element.例文帳に追加

前記制御回路は、前記第１クロック信号での過度ジッタの検出に応答して前記少なくとも一つの遅延要素の遅延の少なくとも一周期の調整を遮断する。 - 特許庁

A noise reduction circuit 11 conducts a prescribed noise removal processing by using a delay signal supplied from a delay element with respect to the video signal supplied from an MPEG decoder 1.例文帳に追加

ノイズリダクション回路１１は、MPEGデコーダ１より供給された映像信号に対して、遅延素子３１より供給される遅延信号を利用して、所定のノイズ除去処理を実行する。 - 特許庁

A delay element (10) generates a delay clock signal which changes and delays by an amount based on an output of a loop filter (40) from the rising (or falling) of referential clock signal.例文帳に追加

遅延素子（１０）は、基準クロック信号の立ち上がり（又は立ち下がり）から、ループフィルタ（４０）の出力に基づいた量だけ遅延して変化する遅延クロック信号を生成する。 - 特許庁

The variable delay element connects an optional clock stream having the possibility of being latently destroyed only to a data sampling device to be able to utilize a fixed delay session.例文帳に追加

可変遅延要素によって、潜在的に破壊されている可能性のある任意のクロック・ストリームがデータ・サンプリング・デバイスのみに接続されることとし、固定遅延セクションを利用可能とする。 - 特許庁

A correction table generation part 2 calculates a circuit-dependent delay dispersion for each combination of values of circuit parameters based on element dispersion information 21, and stores it in a delay correction table 23.例文帳に追加

補正テーブル生成部２は、素子のばらつき情報２１に基づいて、回路パラメータの値の組み合わせ毎に回路依存遅延ばらつきを算出して、遅延補正テーブル２３に格納する。 - 特許庁

Further a vibration detecting means 23 for detecting a signal by the vibration of the vibrating element 16, and a delay time setting means 30 capable of adjusting a delay time of a control part 22 are mounted.例文帳に追加

振動素子１６の振動による信号を検知する振動検知手段２４と、制御部２２の遅延時間を調整可能にした遅延時間設定手段３０を備える。 - 特許庁

Further, the optical element differentiates the group delay amounts of the S-polarized component of the multilayer film 2 from the group delay amounts of the P-polarized component thereof and separates an incident light beam into a plurality of light flux.例文帳に追加

さらに、光学素子は、多層膜２のＳ偏光成分の群遅延量とＰ偏光成分の群遅延量とを相違させ、入射光速を複数の光束に分離する。 - 特許庁

A time delay switching element is located and configured to delay power delivery to the direct current motor thus providing for full engagement of the clutch prior to initiation of rotation of the motor.例文帳に追加

時間遅延スイッチング素子が、直流モータへの電流の供給を遅らせるように配置、構成されており、それにより、モータの回転を開始させる前にクラッチを完全に締結させる。 - 特許庁

A 1st pointer device PM1 designates a delay element in which the data of a 1st term of a product-sum operation is stored and moves the designation position in every time that corresponds to the delay time of the delaying device 1.例文帳に追加

第１のポインタ装置PM1は積和演算の第１項のデータを格納する遅延素子を指定し、その指定位置を遅延器１の遅延時間に該当する時間毎に移動する。 - 特許庁

Then, on the display element 14, a delay circuit 22 constituted of a capacitor C and a resistor R2 is provided in parallel.例文帳に追加

そして、表示素子１４には、コンデンサＣと抵抗Ｒ２によって構成される遅延回路２２が並列に備えられる。 - 特許庁

To accurately measure a delay in propagation, setup time, and retention time of an electronic circuit element such as IC with an automatic inspection apparatus.例文帳に追加

自動検査装置によるＩＣなど電子回路素子の伝播遅延、セットアップ時間および保留時間の正確な測定。 - 特許庁

By connecting the interconnections 2a and 2c to the delay element 3, the propagation speed of a signal is adjusted.例文帳に追加

そして、最上層配線２ａおよび２ｃを遅延素子３に接続することによって、信号の伝搬速度を調節する。 - 特許庁

The first movable mirror part 16 sends the desired channel to a delay optical system and returns the other channels to the spectroscopic element 14 side.例文帳に追加

第１可動ミラー部１６は、所要のチャネルを遅延光学系に送り、その他のチャネルを分光素子１４側に戻す。 - 特許庁

The picture signal is supplied to a picture signal processing part 10 and a delay element 15 through an A/D converter 9.例文帳に追加

画像信号はＡ／Ｄ変換器９を介して画像信号処理部１０と遅延素子１５とに供給される。 - 特許庁

Moreover, an output of the delay element is connected with a selection input of a multiplexer 3006 to control the multiplex operation.例文帳に追加

また、遅延素子の出力はマルチプレクサ３００６の選択入力にも接続され、そのマルチプレクス動作を制御する。 - 特許庁

To effectively suppress the overcurrent due to the delay time of the OFF action of a main switching element for driving a DC-DC converter.例文帳に追加

ＤＣ−ＤＣコンバータを駆動する主スイッチング素子のオフ動作の遅れ時間による過電流を有効に抑制する。 - 特許庁

To provide a discharging surge absorbing element wherein countermeasures against both discharge delay and following current can be easily taken.例文帳に追加

放電遅れと続流の双方に対して容易に対策することができる放電型のサージ吸収素子を提供する。 - 特許庁

A capacitance element 107 is connected to a terminal 202 of the delay circuit 100 via a P-channel MOS transistor 105.例文帳に追加

遅延回路１００の端子２０２に、Ｐチャネル型ＭＯＳトランジスタ１０５を介して容量素子１０７を接続する。 - 特許庁

In addition, feedback connection of the output part of the delay element 4 is performed to the input part 3 of the adder 3 through the points P, Q, R.例文帳に追加

また、遅延素子４の出力部は点Ｐ，Ｑ，Ｒを通り加算器３の入力部へフィードバック接続される。 - 特許庁

The first driving pulse S1 is supplied to a control electrode of the switching element 11 via an on-timing delay circuit 55.例文帳に追加

第１の駆動パルスＳ１はオンタイミング遅延回路５５を介してスイッチング素子１１の制御電極に供給される。 - 特許庁

The pulse signals OC are delayed for prescribed time in a delay element 6 and supplied to FFs 7 and 8 as delayed pulse signals DL.例文帳に追加

パルス信号ＯＣは遅延素子６で所定時間遅延され、遅延パルス信号ＤＬとしてＦＦ７，８に与えられる。 - 特許庁

Each detection circuit 34 detects waves by a local oscillator clock with a phase delay according to a corresponding oscillation element.例文帳に追加

各検波回路３４は、対応する振動素子に応じた位相遅延を伴う局発クロックで検波処理を実行する。 - 特許庁

The semiconductor device is provided with a delay element 3 formed in advance so as to be connected to interconnections 2a and 2c in the upper most layers.例文帳に追加

最上層配線２ａおよび２ｃに接続可能なように予め形成された遅延素子３を備えている。 - 特許庁

To provide a delay element which secures voltage amplitude of an output signal without depending on oscillation frequencies.例文帳に追加

発振周波数に依らずに出力信号の電圧振幅を確保することができる遅延素子を提供すること。 - 特許庁

Moreover, time resolution Tr1 on the occasion of ratio calculation is set so as to be equal to a calculation error e1 on the occasion of the ratio calculation, and is set more finely than the time resolution of the delay element (gate delay) of a ring delay pulse generating circuit 81.例文帳に追加

さらに、比率演算時の時間分解能Ｔｒ１が、比率演算時の演算誤差ｅ１に等しくなるように設定されて、リング遅延パルス発生回路８１の遅延素子（ゲートディレイ）の時間分解能よりも細かく設定される。 - 特許庁

The procurement support database 2 stores the present situation on the delivery delay for every delivery trouble element possibly causing any delivery delay trouble on the causes of any delivery troubles possibly causing delivery delay troubles of components to be procured.例文帳に追加

調達支援データベース２は、調達する部品の納期遅延の問題を引き起こす可能性のある納期問題原因について、納期遅延の問題を引き起こす可能性のある納期問題要素ごとに、納期遅延に関する現在の状況を記憶する。 - 特許庁

A pulse divided by a dividing circuit 11 is stepwise delayed by a delay element chain 12, which outputs a plurality of delay signals delayed stepwise to a delay signal sampling circuit 14 and a selector 16.例文帳に追加

分周回路１１によって分周されたパルスは、遅延素子チェーン１２によって段階的に遅延され、遅延素子チェーン１２は、該段階的に遅延させた複数の遅延信号を遅延信号サンプリング回路１４及びセレクタ１６に出力する。 - 特許庁

A delay analyzer 100 calculates delay time and/or a waveform rounding value of a clock signal input into a clock mesh connection element, on the basis of the delay time and/or the waveform rounding value of the clock signal at multiple positions on a clock mesh.例文帳に追加

遅延解析装置１００は、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および／または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および／または波形鈍り値を算出する。 - 特許庁

To provide an inverse element computing device in which circuit scale and circuit delay are suppressed further when the inverse element computing algorithm in a Galois field of a characteristic two is made into VLSI.例文帳に追加

標数２のガロア体での逆元計算アルゴリズムをＶＬＳＩ化した際、回路規模や回路遅延をより小さく抑えられる逆元計算装置を提供すること。 - 特許庁

To provide an electronic element mounting apparatus, capable of efficiently packaging electronic elements by deciding the position at which the electronic element is held and preventing the delay in production tact.例文帳に追加

電子素子を保持する位置を精度良く決定するとともに、生産タクトの延長を防止して、効率よく電子素子を実装できる電子素子実装装置を提供する。 - 特許庁

A sign data array formed of a plurality of sign data items arranged in an element arranging direction is extracted from a plurality of element reception signals having been subjected to delay processing but having not been subjected to summing processing.例文帳に追加

遅延処理後かつ加算処理前の複数の素子受信信号から素子配列方向に並ぶ複数の符号データからなる符号データ列が取り出される。 - 特許庁

To delay deterioration of the reflector of a reflection type spatial modulation element in a laser beam machining apparatus using such element, and to prolong the service life of the apparatus.例文帳に追加

反射型空間変調素子を用いたレーザ加工装置において、反射型空間変調素子の反射面の劣化を遅延させ、装置寿命を向上できるようにする。 - 特許庁

A first delay circuit for shifting the application timing of the driving pulse signal to be applied to the recording element in the block erected by the recording element in the block selected by a block selecting part is provided.例文帳に追加

そして、前記ブロック選択部によって選択されたブロック内の記録素子に印加される駆動パルス信号の印加タイミングをずらす第１の遅延回路を有する。 - 特許庁

The delay amount of a delay element 25 is adjusted such that a loop delay of a loop which returns to an input terminal 21 from an input terminal 20 of an AND circuit 24 through a NAND output terminal 23 is a delay for an "n + 1/2" period (n is integer ≥0) of an output clock signal.例文帳に追加

論理積回路２４の入力端子２０から否定論理積出力端子２３を通じて該入力端子２１へ帰還するループのループ遅延が、出力クロック信号の「ｎ＋１／２」周期（ｎは０以上の整数）分となるような遅延を与えるよう、遅延素子２５の遅延量を調整する。 - 特許庁

A memory 50 is storing inclination information of a line head and a delay circuit 40 sets the delay time for each light emitting element array depending on the inclination information, i.e. the inclination of a light emitting element line against the main scanning direction.例文帳に追加

モリ５０にはラインヘッドの傾斜情報を記憶しており、遅延回路４０は傾斜情報、すなわち発光素子ラインの主走査方向に対する傾斜の度合いに応じて、各発光素子列に対する遅延時間の大きさを設定する。 - 特許庁

For example, in case delay occurs between the operation timing of a switching element Q4 to a gate signal G4 and the operation timing of a switching element Q1 to a gate signal G1, it controls the output timing of the gate signal G1 by the amount of its delay time.例文帳に追加

例えば、ゲート信号Ｇ４に対してスイッチング素子Ｑ４の動作タイミングと、ゲート信号Ｇ１に対してスイッチング素子Ｑ１の動作タイミングとに遅延が発生する場合は、その遅延時間分だけゲート信号Ｇ１の出力タイミングを遅らせている。 - 特許庁

The measures against delay are taken by changing internal resistance of the logic element, changing driving capability, and a threshold value of a transistor.例文帳に追加

ディレイ対策は、論理素子の内部抵抗を変更したり、駆動能力を変更したり、トランジスタの闘値を変更したりする。 - 特許庁