「dma request」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The DMA controller mediates a DMA transfer request from another device so as to output a request reception signal BACK and store request words of the DREQ request source (data including the DMA top address, the number of DMA transferred words, or the like).例文帳に追加

ＤＭＡコントローラは、他のデバイスからのＤＭＡ転送の要求を調停して、要求受付信号ＤＡＣＫを出力し、ＤＲＥＱ要求元のリクエストワード（ＤＭＡ先頭アドレス、ＤＭＡ転送ワード数などを含んだデータ）を格納する。 - 特許庁

This direct memory access controller is provided with a storage circuit for storing that a DREQ has been asserted during DMA transfer and a means for making a CPU confirm the content of the storage circuit each time the DMA transfer ends, and for asserting a new DMA transfer request signal to a DMAC (direct memory access controller) when the DREQ is asserted during the DMA transfer.例文帳に追加

DMA転送中にDREQがアサートされたことを記憶するための記憶回路と、DMA転送が終了する毎に、CPUに記憶回路の内容を確認させ、DMA転送中にDREQがアサートされていた場合には、DMACに対して新しいDMA転送要求信をアサートする手段とを備えた。 - 特許庁

CIRCUIT AND METHOD FOR ISSUING DMA REQUEST例文帳に追加

ＤＭＡリクエスト発行回路およびＤＭＡリクエスト発行方法 - 特許庁

To provide a DMA controller capable of clearing only a request queue or knowing the state of the queue even if unnecessary DMA transfer is not performed in the DMA controller having the request queue for holding a DMA transfer request.例文帳に追加

ＤＭＡ転送要求を保持するリクエストキューを備えたＤＭＡコントローラにおいて、不要なＤＭＡ転送を実行しなくてもリクエストキューのみをクリアしたりキューの状態を知ることができるＤＭＡコントローラを実現する。 - 特許庁

The DMA execution start request time is obtained by subtracting the required time of DMA transfer from the DMA execution end request time, and transferred to an arbiter device 100.例文帳に追加

ＤＭＡ実行開始要求時刻は、ＤＭＡ実行終了要求時刻からＤＭＡ転送の所要時間を差し引いて得られ、アービタ装置１００に転送される。 - 特許庁

A DMA processing part 114, in processing the DMA request, if a plurality of DMA requests is in existence, selects the DMA to be processed depending on the parameter indicating the priority added to each DMA request.例文帳に追加

ＤＭＡ処理部１１４は、ＤＭＡ要求を処理するに際して、処理すべきＤＭＡ要求が複数存在する場合には、各ＤＭＡ要求に付加されている優先度を示すパラメータに基づいて、処理すべきＤＭＡ要求を選択する。 - 特許庁

A memory controller 124 arbitrates a memory access request from the memory controller 124, a memory access request from the inputting-outputting part 121, and a DMA request and a memory refresh request from the DMA transferring part 123.例文帳に追加

メモリコントローラ１２４は、エミュレータ入出力部１２１からのメモリアクセス要求，ＤＭＡ転送部１２３からのＤＭＡ要求およびメモリリフレッシュ要求の調停を行う。 - 特許庁

The DMAC 20 outputs a bus right request first signal based on the DMA request signal.例文帳に追加

ＤＭＡＣ２０は、ＤＭＡ要求信号に基づいて、バス権要求第１信号を出力する。 - 特許庁

DMA request modules A-C are connected to a bus 13 to which a memory 12 is connected, and each DMA request signal is connected to input Dreq0 and Dreq1 of the DMA request signal control apparatus 10.例文帳に追加

ＤＭＡ要求モジュールＡ〜Ｃはバス１３に接続され、このバス１３にメモリ１２が接続されると共に、それぞれのＤＭＡ要求信号がＤＭＡ要求信号制御装置１０の入力Dreq0、Dreq1に接続される。 - 特許庁

In the arbiter device 100, the execution sequence of DMA is determined while viewing the DMA execution start request time, and the DMA is executed according to the sequence.例文帳に追加

アービタ装置１００では、ＤＭＡ実行開始要求時刻を見ながらＤＭＡの実行順序を決定し、この順序に従ってＤＭＡが実行される。 - 特許庁

In making a DMA request from each DMA request core 101, 102 and 103, DMA transfer information 31, 32 and 33 showing contents(transfer start address, transfer length, object resource to be stored or read by DMA transfer, reading/writing discrimination or the like) of DMA transfer and DMA execution start request time information 21, 22 and 23 are transferred.例文帳に追加

各ＤＭＡ要求コア１０１，１０２，１０３からＤＭＡ要求を行う際に、ＤＭＡ転送の内容（転送開始アドレス、転送長、ＤＭＡ転送で格納又は読み出される対象資源、読み出し／書き込みの区別等）を表すＤＭＡ転送情報３１，３２，３３とともに、ＤＭＡ実行開始要求時刻情報２１，２２，２３を転送する。 - 特許庁

To provide a DMA controller, with which DMA transfer is performed prescribed times in response to one DMA transfer request and further, lowering in the performance of a system is suppressed when DMA transfer request is repeatedly is performed plural times.例文帳に追加

１回のＤＭＡ転送要求に対して所定回数のＤＭＡ転送を行い、さらに、ＤＭＡ転送要求が複数回繰り返し行われる場合におけるシステムの性能低下を抑制したＤＭＡコントローラを提供する。 - 特許庁

When the communication control section receives a request of another DMA transfer with higher priority during a DMA transfer, it interrupts the current DMA transfer and restarts the interrupted DMA transfer after the completion of the DMA transfer with high priority.例文帳に追加

通信制御部がＤＭＡ転送中により優先度の高いＤＭＡ転送の要求を受けると、現在のＤＭＡ転送を中断し、優先度の高いＤＭＡ転送の完了後に中断していたＤＭＡ転送を再開する。 - 特許庁

A request signal DRQ_A fetched from the DMA request signal control apparatus 10 is input to a channel 0 of the DMA control apparatus 11.例文帳に追加

そして、このＤＭＡ要求信号制御装置１０から取り出される要求信号ＤＲＱ＿Ａが、ＤＭＡ制御装置１１のチャネル０に入力される。 - 特許庁

A DMA controller 2 internally has an arbiter circuit 3 which receives DMA request signals (REQ) outputted from a plurality of DMA sources 6 and outputs the DMA request signal of a selected DMA source and an SDRAM memory controller 4 which accesses data in an SDRAM 5.例文帳に追加

ＤＭＡコントローラ２は、複数のＤＭＡ源６から出力されるＤＭＡ要求信号（ＲＥＱ）を受信し、選択したＤＭＡ源のＤＭＡ要求信号を出力するアービタ回路３、およびＳＤＲＡＭ５へのデータアクセスを実行するＳＤＲＡＭメモリコントローラ４を内蔵する。 - 特許庁

A DMA request signal control apparatus 10 includes a storage area for setting order (order for allowing DMA request) for chain DMA transfer, and sets it in advance.例文帳に追加

ＤＭＡ要求信号制御装置１０は、内部にチェーンＤＭＡ転送の順番（ＤＭＡ要求を許可する順番）を設定するための記憶領域を持ち、あらかじめ設定できるものとする。 - 特許庁

When the power is applied, the DSPs 5-7 become the program transfer standby status and output a DMA transfer request to the DMA controller (DMAC) 4.例文帳に追加

電源投入時、ＤＳＰ５〜７はプログラム転送待ち状態になり、ＤＭＡＣ４にＤＭＡ転送要求を出力する。 - 特許庁

The I/O device reads the contents of the request storage area by a DMA engine 24 and realizes the request.例文帳に追加

Ｉ／Ｏ装置は、ＤＭＡエンジンにより要求格納領域の内容を読み出して、要求を実現する。 - 特許庁

When a plurality of the DMA transfer requests are issued, one DMA transfer request is selected by competition control according to prescribed priority and the selected DMA transfer request is transmitted to the internal bus.例文帳に追加

ＤＭＡ転送要求が複数あった場合には，所定の優先順位に従った競合制御により一つのＤＭＡ転送要求を選択し，内部バスへ選択したＤＭＡ転送要求を送出する。 - 特許庁

The DMAC performs read 15 at the host side in response to the next DMA request 14.例文帳に追加

次のＤＭＡリクエスト１４に応じて、ＤＭＡＣはホスト側でリード１５を行う。 - 特許庁

To provide a circuit and a method for DMA request issue which can make DMA transfer processing fast and improve the whole DMA transfer processing by improving the throughput of successive DMA request issue and eliminating the time loss in the successive issue of DMA transfer requests.例文帳に追加

連続ＤＭＡリクエスト発行時の処理効率を向上して、ＤＭＡ転送リクエストの発行を連続して行う場合のタイムロスを無くし、ＤＭＡ転送処理を高速化して、ＤＭＡ転送処理全体の性能を向上することができるＤＭＡリクエスト発行回路およびＤＭＡリクエスト発行方法を提供する。 - 特許庁

A period value of a DMA interval indicating an interval until a following DMA request is made after the completion of DMA transfer by any one of DMA modules 12-0 to 12-n is set to registers 12-0a to 12-na in the respective DMA modules.例文帳に追加

各ＤＭＡモジュール１２−０〜１２−ｎのいずれかによるＤＭＡ転送完了後に次のＤＭＡ要求が行われるまでの間隔を示すＤＭＡインターバルの期間値が、各ＤＭＡモジュール内のレジスタ１２−０ａ〜１２−ｎａに設定されている。 - 特許庁

A DMA controller 1 performs only the reception of a DMA request and the supply of addresses of transfer source (source) and transfer destination (destination).例文帳に追加

ＤＭＡコントローラ１は、ＤＭＡ要求の受け付けと、転送元（ソース）および転送先(ディステネーション)のアドレスの供給のみを行う。 - 特許庁

When each of a plurality of tasks 1, 2 to p, in a media processing unit 101 holding a DMA controller 115 in common, issues a DMA request to the DMA controller 115, a parameter regarding the DMA request and a parameter indicating the priority are added to the request.例文帳に追加

複数のタスク１，２，…，ＰがＤＭＡコントローラ１１５を共有するメディア処理装置１０１において、タスク１，２，…，Ｐの各々がＤＭＡコントローラ１１５に対するＤＭＡ要求をＤＭＡ処理部１１４に出す場合には、ＤＭＡ転送に関するパラメータ及び優先度を示すパラメータを付加して要求を出す。 - 特許庁

A DMAC performs read 12 at a host side in response to an initial DMA request 11.例文帳に追加

初回のＤＭＡリクエスト１１に応じて、ＤＭＡＣはホスト側でリード１２を行う。 - 特許庁

Then, the mask is released when a normal DMA transfer request disappears.例文帳に追加

その後に通常のＤＭＡ転送要求がなくなったときに前記マスクを解除する。 - 特許庁

The DMAC arbiter part 42 transmits the requested DMA transfer request to an internal bus.例文帳に追加

ＤＭＡＣアービタ部４２は，要求されたＤＭＡ転送要求を内部バスへ送出する。 - 特許庁

To execute the access of a master whose access destination competes with DMA transfer while satisfying the transfer speed request of the DMA transfer under execution.例文帳に追加

実行中のＤＭＡ転送の転送速度要求を満たしつつ、ＤＭＡ転送とアクセス先が競合するマスタのアクセスを実行可能にする。 - 特許庁

An interruption signal Int0 of the channel 0 of the DMA control apparatus 11 is supplied to the input Int0 of the DMA request signal control apparatus 10.例文帳に追加

また、ＤＭＡ制御装置１１のチャネル０の割り込み信号Int0が、ＤＭＡ要求信号制御装置１０の入力Int0に供給される。 - 特許庁

An access request such as a DMA request for pages available to the first virtual machine is received from the second virtual machine.例文帳に追加

第２の仮想マシンから、第１の仮想マシンが利用可能なページに対するＤＭＡ要求などのアクセス要求が受信される。 - 特許庁

A request accepting part 423a accepts the request of transfer execution to be transmitted from each of a plurality of DMA circuits 421.例文帳に追加

リクエスト受付部４２３ａは、複数のＤＭＡ回路４２１それぞれから送信される転送実行のリクエストを受け付ける。 - 特許庁

A DMA circuit 15 outputs a data transmission/reception request signal to the host device 2.例文帳に追加

ＤＭＡ回路１５は上位装置２に対してデータ送受信要求信号１０２を出力する。 - 特許庁

The method includes attaching a memory address space identifier to a direct memory access (DMA) request, the DMA request is sent by a consumer and using a virtual address in a given address space.例文帳に追加

この方法は、メモリ・アドレス・スペース識別子を直接メモリ・アクセス（ＤＭＡ）要求に付加するステップを含み、ＤＭＡ要求はコンシューマにより、所与のアドレス・スペース内の仮想アドレスを使用して送信される。 - 特許庁

A memory write request of access address information for debug is issued to a memory controller 15 according to a DMA request from a DMAC.例文帳に追加

ＤＭＡＣからのＤＭＡ要求に伴ってデバッグ用のアクセスアドレス情報のメモリライト要求をメモリコントローラ１５に対して発行する。 - 特許庁

When a successive counter value of a memory access cycle (normal DMA cycle) other than a CPU memory access cycle via the DMA transfer system becomes a set value, a priority of a CPU memory access request via the DMA transfer system is lowered or the request is masked.例文帳に追加

ＤＭＡ転送装置経由ＣＰＵメモリアクセスサイクル以外のメモリアクセスサイクル（通常のＤＭＡサイクル）の連続計数値が設定値となったときに、ＤＭＡ転送装置経由ＣＰＵメモリアクセス要求の優先順位を下げ、あるいは当該要求をマスクする。 - 特許庁

After one FIFO receives the data, a DMAC 104 receive the data from one FIFO by DMA transfer in response to a DMA request (REQ-A) from the FIFO 107 with the DMA control.例文帳に追加

一方のＦＩＦＯがデータを受け取った後、ＤＭＡ制御付ＦＩＦＯ１０７からのＤＭＡ要求（ＲＥＱ−Ａ）により、ＤＭＡＣ１０４は、一方のＦＩＦＯからＤＭＡ転送にてデータを受信する。 - 特許庁

The I/O 30 for USB and the I/O 40 for UART output a DMA request signal.例文帳に追加

ＵＳＢ用Ｉ／Ｏ３０及びＵＡＲＴ用Ｉ／Ｏ４０は、ＤＭＡ要求信号を出力する。 - 特許庁

Then, in a channel selecting part 15, request signals req1-req3 of the DMA control parts 1-3 are canceled.例文帳に追加

そうすると、チャンネル選択部１５ではＤＭＡ制御部１〜３のリクエスト信号req1〜req3がキャンセルされる。 - 特許庁

When transferring data of the memory chip 24 to the bus slave 12, the bus master 16 reads out the data from the memory chip 24 without waiting for the next DMA request according the first DMA request, and stores the data in a buffer 20, and immediately outputs the storage data of the buffer 20 to the bus 10 as soon as the DMA request is received.例文帳に追加

バス・スレーブ１２へのメモリ・チップ２４のデータの転送時では、バス・マスタ１６は、最初のＤＭＡリクエストに伴い、次のＤＭＡリクエストを待たずに、メモリ・チップ２４からデータを読出して、バッファ２０に貯留し、ＤＭＡリスエストを受けしだい、バッファ２０の貯留データを直ちにバス１０へ出力する。 - 特許庁

If the request permitting periods, given to the modules do not overlap, since the DMA requests are not of competitive nature, each module can execute the DMA requests at fixed cycles.例文帳に追加

モジュールに与える要求許可期間が重複しなければＤＭＡ要求が競合しないため、各モジュールは一定のサイクルでＤＭＡ転送を実行できる。 - 特許庁

To provide a DMA controller by which compression data and non-compression data are mixed in a data row to be transferred by a single DMA transfer request.例文帳に追加

１回のＤＭＡ転送要求で転送されるデータ列に、圧縮データと非圧縮データとを混在させることができるＤＭＡコントローラを提供することである。 - 特許庁

In response to the data reading transfer request from the continuous DMA mechanism, the data are transferred to the continuous DMA mechanism from the memory together with data on a generation ID.例文帳に追加

そして、連続ＤＭＡ機構からの前記データ読出し転送要求に応答して、世代ＩＤのデータとともに連続ＤＭＡ機構へ前記メモリからデータを転送する。 - 特許庁

The system comprises a detection means 12 to detect a request from a CPU 70 for reference to the data of DMA transfer object and uses a device 10 for controlling DMA transfer, that lets the CPU 70 refer to the data for which the request for reference has been detected prior to DMA transfer during execution.例文帳に追加

ＤＭＡ転送対象のデータに対するＣＰＵ７０からの参照要求を検出する検出手段１２を含み、実行中のＤＭＡ転送よりも優先して、前記参照要求が検出されたデータをＣＰＵ７０に参照させるＤＭＡ転送制御装置１０を用いる。 - 特許庁

At the time of transmitting a DMA request 17 which is a signal for requesting the storage of data to DMA, a device controller 12 simultaneously transmits a data attribute identification signal 16 as well.例文帳に追加

デバイスコントローラ１２は、データの記憶をＤＭＡに要求するための信号であるＤＭＡリクエスト１７を送信する際に、データ属性識別信号１６も同時に送信する。 - 特許庁

After the stop of the interruption request, the DMA controller part 910 disconnects the CPU bus from the local bus by the bus switch 930 and automatically restarts the DMA transfer from the interrupted position.例文帳に追加

ＤＭＡコントローラ部９１０は、割込要求停止後に、バススイッチ９３０によりＣＰＵバスとローカルバスとを切り離し、中断していた所からＤＭＡ転送を自動的に再開する。 - 特許庁