「error bit」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Thereby, even when bit errors occur in both the Row address and the Column address in addition to occurrence of a 1-bit error in one of the Row address and the Column address, the errors can be detected as a 2-bit error.例文帳に追加

これにより、RowアドレスとColumnアドレスのいずれか一方に１ビットエラーが発生した場合に加えて、さらに、RowアドレスとColumnアドレスの両方にビットエラーが発生した場合も、２ビットエラーとして検出することができる。 - 特許庁

The CRC section 50 executes CRC error detection on the data of the inverted bit value of the specified bit.例文帳に追加

ＣＲＣ部５０は、特定したビットに対するビット値が反転されたデータに対して、ＣＲＣによる誤り検出を実行する。 - 特許庁

An i-th bit D/A conversion section 113 applies D/A conversion to the output of the i-th bit A/D converter section 108 and a 2i multiple differential amplifier multiplies an error component by 2i.例文帳に追加

ｉビットＤ／Ａ変換部１１３がこれをＤ／Ａ変換して２^i倍差動アンプが誤差分を２^i倍する。 - 特許庁

To provide a method for inspecting an error bit of a bit string for solving various problems caused by the conventional technology and to provide a receiver.例文帳に追加

従来の技術による諸問題を解決するためのビット列の誤りビットを検査する方法及びレシーバーを提供する。 - 特許庁

SYSTEM, METHOD, AND APPARATUS TO TRANSFER DATA AND DATA MASK BIT IN COMMON FRAME WITH SHARED ERROR BIT CODE例文帳に追加

共有されるエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するためのシステム、方法および装置 - 特許庁

To prevent a detection error of data by reducing the coupling of capacitance between the bit lines for data read operation and bit lines for data write operation.例文帳に追加

データ読み出し用ビット線とデータ書き込み用ビット線との容量カップリングを低減させて、データの誤検出を防止する。 - 特許庁

The semiconductor integrated circuit device is provided with a data bit storage memory (1) for storing data bits, a code bit storage memory (3) for storing code bits, and an ECC circuit (5) for performing error correction by using a data bit and a code bit.例文帳に追加

データビットを格納するデータビット格納用メモリ(1)と、コードビットを格納するコードビット格納用メモリ(3)と、データビットとコードビットとを用いて誤り訂正を実行するＥＣＣ回路(5)とを具備する。 - 特許庁

The bit error rate calculating section 30 is capable of switching which bit comparison result between an information bit rXi, reXi and a redundant bit rYij, reYij is to be used.例文帳に追加

このビット誤り率算出部３０は、ビット誤り率の算出に情報ビットｒＸｉ，ｒｅＸｉおよび冗長ビットｒＹｉｊ，ｒｅＹｉｊのうちどのビットの比較結果を用いるかを切り替えることができる。 - 特許庁

A table storage part 155 stores an error rate table, in which the received bit string is made to correspond to an error rate that post data which are the data of one or more bits received later of the received bit string, is in error.例文帳に追加

テーブル記憶部１５５は、受信ビット列と、その受信ビット列のうちの後に受信された１ビット以上のデータである後データが誤っている誤り率とを対応付けた誤り率テーブルを記憶している。 - 特許庁

To provide an information processor for suppressing a bit error in an address caused by the delay of address data, and for preventing the damage of data due to a data write error even when the bit error occurs in an address.例文帳に追加

アドレスデータの遅延等に起因して生じるアドレスのビット化け箇所を抑制するとともに、仮にアドレスのビット化け生じてもデータの書き込みミスによるデータの破損を防止できる情報処理装置を提供する。 - 特許庁

An error detection parity to be used for the error detection of each data code word is assigned in association with each data code word, and the bit number of the error detection parity is smaller than the bit number of the data code word.例文帳に追加

そして、データコードワード毎に対応付けて、各データコードワードの誤り検出に用いる誤り検出用パリティが付されており、且つ、誤り検出用パリティのビット数がデータコードワードのビット数よりも少なくなっている。 - 特許庁

Also, correction of an error and generation of erased position information can be performed by estimating an erroneous position utilizing a property in which a pair of errors of a high bit error and a low bit error are generated.例文帳に追加

また、Ｈｉｇｈビット誤りとＬｏｗビット誤りのペア誤りが発生するという特性を利用して誤り位置を推定することにより、誤りの訂正と消失位置情報の生成が可能となる。 - 特許庁

An error detection section 230 subjects the coded data I to error detection on the basis of the (n-1) pieces of two-bit check data and the total bit check data, and outputs the input data on the basis of the result of error detection.例文帳に追加

エラー検出部２３０は、（ｎ−１）個の２ビット検査データと全ビット検査データとに基づいて符号化データＩに対するエラー検出を行い、エラー検出結果に基づいて入力データを出力する。 - 特許庁

DEVICE FOR DETECTING ERROR OF CRC CODE ATTACHED WITH PARITY BIT IN REVERSE ORDER AND METHOD THEREOR例文帳に追加

パリティビットが逆順に付加されたＣＲＣコードのエラー検出装置及びその方法 - 特許庁

To provide a signal regenerating method with less power consumption to reduce a bit error rate.例文帳に追加

パワー消費量が低く、ビット誤り率を低減する信号再生方法を提供する。 - 特許庁

To improve accuracy of error correction/detection while suppressing the bit length of redundant bits.例文帳に追加

冗長ビットのビット長を抑制しつつ誤り訂正・検出の精度を向上させる。 - 特許庁

When the access occurs, the failure simulation execution section 132 sets an error bit in a set of bits.例文帳に追加

アクセスが発生したとき、障害模擬実行部１３２はビットセットにエラービットを設定する。 - 特許庁

To shorten the computation time needed to simulate the bit error rate of a received signal.例文帳に追加

受信した信号におけるビット誤り率をシミュレートする際の計算時間を短縮する。 - 特許庁

To provide a method for detecting a bit error in a maskable content addressable memory.例文帳に追加

マスク可能な内容照合メモリにおけるビットエラーを検出する方法を提供する。 - 特許庁

METHOD AND INSTRUMENT FOR MEASURING AND COMPENSATING OPTICAL TRANSMISSION CHARACTERISTIC USING Q VALUE AND BIT ERROR RATE例文帳に追加

Ｑ値及びビット誤り率を用いる光伝送特性測定及び補償方法、装置 - 特許庁

To carry out error correction suitable to a system containing many one-bit errors such as LDPC code.例文帳に追加

ＬＤＰＣ符号などの１ビットエラーが多い系列に適したエラー訂正を可能とする。 - 特許庁

To provide a turbo decoder and a turbo decoding method capable of reducing a bit error rate.例文帳に追加

ビット誤り率を低減させたターボ復号器及びターボ復号方法を提供する。 - 特許庁

Thus, the thermal noise of the VSB demodulator is decreased and the bit error rate is reduced.例文帳に追加

それにより、ＶＳＢ復調装置の熱雑音が減少しビット誤り率が減少する。 - 特許庁

To provide a method and instrument for expediting a performance evaluation which uses bit error rate testing.例文帳に追加

ビット誤り率試験を使用する性能評価を促進する方法及び装置の提供 - 特許庁

The sound volume of the output audio signal is adjusted so that the sound volume is monotonously decreased as a bit error rate increases and monotonously increased as the bit error rate decreases at least within a range of the bit error rate of the signal resulting from the demodulating the audio signal.例文帳に追加

出力音声の音量は、その音声信号を復調した信号のビットエラーレートの少なくともある範囲において、ビットエラーレートの増加に伴って単調に減少し、ビットエラーレートの減少に伴って単調に増加するように調整される。 - 特許庁

In the case that the CRC can correct 1-k1-bit error, the CRC able to correct the 1-k1-bit error is used to obtain a syndrome for k1+1-k1+k2- bit error correction and since the syndrome may provide a plurality of codes, any of objects is selected.例文帳に追加

さらに、ＣＲＣが１〜ｋ１ビットまで訂正可能な場合、１〜ｋ１ビット誤り訂正可能なＣＲＣを用いてｋ１＋１〜ｋ１＋ｋ２ビットの誤り訂正のシンドロームを求め、これは符号が複数になる場合があるため、複数の候補のうちから選択する。 - 特許庁

The decoding part 130 determines a correction bit, in the plurality of blocks received by the transmitting/receiving part 120, by a majority vote by using each bit at the same position as that of the error bit.例文帳に追加

復号部１３０は、送受信部１２０が受信した複数のブロックにおいて誤りビットと同位置の各ビットを用いた多数決によって、訂正ビットを決定する。 - 特許庁

To supplement data of low order (m-n) bit length with a less conversion error by an easy processing in extending digital data of n-bit length to data of m-bit length (m>n).例文帳に追加

ｎビット長のデジタルデータをｍビット長（ｍ＞ｎ）のデータに拡張する際に、下位（ｍ−ｎ）ビット長のデータを、容易な処理によって少ない変換誤差で補填する。 - 特許庁

Further, parallel data in 4 bits generated by applying error correction coding to a non real time packet TP2 are inserted to 4 bits at the LSB (Least Significant Bit) side of the 6-bit input to the 64QAM modulator 706.例文帳に追加

また、非リアルタイムパケットＴＰ２を誤り訂正符号化した４ビットのパラレルデータを、６４ＱＡＭ変調器７０６のＬＳＢ（Least Significant Bit）側の４ビットに入力している。 - 特許庁

Error vector generators 16, 18 generate an error vector as a result of comparing each generated bit sequence with the received code symbol.例文帳に追加

生成された各ビットシーケンスを、受信したコード記号と比較した結果、誤差ベクトルが誤差ベクトルジェネレータ（１６，１８）で生成される。 - 特許庁

To correct a double-bit error in data due to a soft error without increasing the ratio of check data to data.例文帳に追加

データに対するチェックデータの比率を大きくすることなく、ソフトエラーに起因するデータの２ビットエラーを訂正できるようにする。 - 特許庁

When an ECC error occurs in reproducing test data, an area is determined where the bit error has occurred.例文帳に追加

試験データの再生時にＥＣＣエラーが発生したときに、いずれの判定領域にビット・エラーが発生したのかを判断する。 - 特許庁

The servo error signal of the calculation circuit is converted into an m (m≥n) bit servo error signal by using a single decimation filter 34.例文帳に追加

また、単一のデシメーションフィルタ３４により前記演算回路のサーボエラー信号をｍ（ｍ≧ｎ）ビットのサーボエラー信号に変換する。 - 特許庁

Error data are added to high-order 8 bits in the 10-bit data, and a comparison section 40 binarizes the data to which the error is added.例文帳に追加

この１０ビットのデータうち上位８ビットに誤差データを加算し、誤差が加算されたデータを比較部４０で２値化する。 - 特許庁

To improve accuracy of error correction/detection while suppressing the bit length of redundant bits in error control.例文帳に追加

誤り制御において、冗長ビットのビット長を抑制しつつ、誤り訂正・検出の精度を向上させることを可能とする。 - 特許庁

The framing error detecting circuit 5 when inputting a count value '9' outputs a framing error detection signal and the start/stop bit detecting circuit 3 redetects the bit position detected as the stop bit t2 again as a start bit t1.例文帳に追加

フレーミングエラー検出回路５は、カウント値「９」が入力されると、スタート／ストップビット検出回路３にフレーミングエラー検出信号を出力し、スタート／ストップビット検出回路３は、ストップビットｔ２として検出したビット位置をスタートビットｔ１として検出し直す。 - 特許庁

An error correction code is generated from data after reference bit insertion to which a known reference bit is inserted into an information bit sequence consisting of a plurality of information bits, and coded data are generated by adding the error correction code to the information bit sequence.例文帳に追加

複数の情報ビットからなる情報ビット系列に既知の参照ビットを挿入した参照ビット挿入後データから誤り訂正符号を生成し、前記情報ビット系列に前記誤り訂正符号を付加することによって符号化データが生成される。 - 特許庁

In the bit wash sequence, the real data of a dual port memory 11 are error-corrected by an error detecting and correcting circuit 15, and temporarily stored in a data access register 16, and a new check bit is generated in the error detecting and correcting circuit 15, and both the error-corrected data and the check bit are rewritten in the dual port memory 11.例文帳に追加

このビットウォッシュシーケンスでは、まずデュアルポートメモリ１１の実データを誤り検出訂正回路１５で誤り訂正した上でデータアクセスレジスタ１６へと一旦格納した後に、誤り検出訂正回路１５で新たなチェックビットを発生して、そのチェックビットとともに、デュアルポートメモリ１１に再書き込みする。 - 特許庁

The estimate section 14 checks the correct error bit series to measure an error rate of the intermediate decoding result and estimates an error rate of the final decoding result on the basis of the error rate of the measured intermediate decoding result.例文帳に追加

推定部は正誤ビット系列を観測して中間復号結果の誤り率を測定し、測定した中間復号結果の誤り率に基づき最終復号結果の誤り率を推定する。 - 特許庁

When the client communication apparatus 20 receives the data string, a gateway 22 obtains the error rate and the error variation of the error estimating bit data added to the data string, and selects an optimum error-correctable coding system, based on the error rate and the error variation.例文帳に追加

クライアント通信装置２０がこのデータ列を受信すると、ゲートウェイ２２は、データ列に付加された誤り推定ビットデータの誤り率と誤りのばらつきとを求め、誤り率と誤りのばらつきとに基づいて誤り訂正可能な最適な符号化方式を選択する。 - 特許庁

A bit-error correcting section 43, a block-error correcting section 46 or a frame-error correcting section 49 corrects errors generated in the case of a demodulation.例文帳に追加

ビット誤り訂正部４３、ブロック誤り訂正部４６、またはフレーム誤り訂正部４９は、復調される際に発生する誤りを訂正する誤り訂正する。 - 特許庁

When the error is not detected in the resending data by the CRC check part 607, the error information indicates a portion (bit) where the error generates upon sending in the data.例文帳に追加

そのエラー情報は、ＣＲＣチェック部６０７によりエラーが再送データで検出されなかった場合、データのなかで送信時にエラーが発生した箇所（ビット）を示すものとなる。 - 特許庁

The encoder is provided with an information bit storage part for storing an information bit generated in the error correction coder in addition to a parity bit storage part, and a transmission bit control part controls the transmission of one or both of the stored information bit and parity bit.例文帳に追加

符号化装置は、パリティビット格納部に加えて、誤り訂正符号化器で生成された情報ビットを格納する情報ビット格納部を備え、送信ビット制御部が、格納されている情報ビットとパリティビットのどちらか、若しくは、双方を送信させるかを制御する。 - 特許庁

To obtain a triple redundancy error correcting circuit which has smaller circuit scale than before and can detect a bit error even if a plurality of bit errors occur in the same system.例文帳に追加

従来よりも回路規模を縮小し、かつ同一系統内で偶数個のビット誤りが発生した場合にもビット誤りの検出が行える３重冗長誤り訂正回路を得る。 - 特許庁

A λ introduction device LAMBDA introduces the parameter λ depending on a bit number R and an error D that are outputs from the encoder ENC1 and controls the encoder ENC1 depending on the bit number R and the error D through the parameter λ.例文帳に追加

λ導出器LAMBDAは符号化器ENC1の出力であるビット数Rと誤差Dからパラメータλを導出し、パラメータλを介することでビット数Rと誤差Dに応じて符号化器ENC1を制御する。 - 特許庁