「error bit」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To obtain a coding/decoding method for a digital moving picture signal where synchronization setup by a false synchronous word or out of synchronism due to a bit error in a synchronous word can be suppressed even on the occurrence of the bit error in a bit stream consisting of coded moving picture signals.例文帳に追加

動画像信号の符号化されたビットストリームにビット誤りが発生しても、偽同期語での同期確立や同期語のビット誤りによる同期外れを抑えることができるディジタル動画像信号の符号化／復号化方法を提供する。 - 特許庁

To provide a coding method for a digital dynamic image signal that suppresses establishment of synchronization by a false synchronous word and out of synchronism due to a bit error of a synchronous word, even on the occurrence of the bit error in a bit stream resulting from encoding the dynamic image signal.例文帳に追加

動画像信号の符号化されたビットストリームにビット誤りが発生しても、偽同期語での同期確立や同期語のビット誤りによる同期外れを抑えることができるディジタル動画像信号の符号化方法を提供する。 - 特許庁

A latch 3 and a bit connector 1 are useful for reducing the influence of the calculation error in error diffusion processing on the next input image data.例文帳に追加

ラッチ３とビット結合器１は、誤差拡散処理による演算誤差が次の入力画像データに与える影響を低減するために役立つ。 - 特許庁

An error detection means 13 compares a syndrome code with 32 bit data read by a data reading means 12 to detect the error of the data.例文帳に追加

エラー検出手段１３は、データ読込み手段１２で読み込まれた３２ビットデータとシンドロームコードを比較して当該データのエラーを検出する。 - 特許庁

To easily recognize correlation between error occurrence and waveform disturbance by automatically displaying a detected error occurrence part by bit sequence waveform.例文帳に追加

検出したエラー発生箇所を自動的にビット系列波形表示することができ、エラーの発生と波形の乱れとの相関を容易に知る。 - 特許庁

To make the value of a bit error rate, at which an error floor phenomenon occurs, smaller by improving a distribution of the output distance of an internal code to the input distance.例文帳に追加

内符号の入力距離に対する出力距離分布を改善し、エラーフロア現象が生じるビットエラーレートの値をより低くする。 - 特許庁

To provide a low cost bit error rate measuring instrument which shortens time required for auto search of a clock phase and is well balanced in terms of cost, regarding the bit error rate measuring instrument.例文帳に追加

本発明は、ビット誤り率測定器に関し、クロック位相のオートサーチに要する時間を短縮し、低コストのコストバランスのとれたビット誤り率測定器を提供することを目的としている。 - 特許庁

If a bit error is not detected, it is determined that the static information part in the received packet header contains a bit error, the packet having replaced static information part is outputted as a received packet.例文帳に追加

ビット誤りが検出されない場合は、受信パケットヘッダ中の静的情報部分にビット誤りがあったものと判定し、静的情報部分を置き換えたパケットを受信パケットとして出力する。 - 特許庁

To surely detect a page on which a bit map development error has occurred at the time of transferring bit map data for an arbitrary stored print job even if an error skip mode has not been selected.例文帳に追加

エラースキップモードが選択されていなくても、格納されている任意のプリントジョブに対するビットマップデータを転送する際に、ビットマップ展開エラーが発生したページを確実に検出することである。 - 特許庁

Error correction is performed using a viterbi code for each bit group of high 2 bits, error correction is performed using a turbo code or a LDPC code for each bit group of low 2 bits.例文帳に追加

上位２ビットの各ビットグループについてはビタビ符号を用いて誤り訂正を行い、下位２ビットの各ビットグループについてはターボ符号又はＬＤＰＣ符号を用いて誤り訂正を行う。 - 特許庁

Thus, the triple redundancy error correcting circuit is obtained which has smaller circuit scale than before and can detect a bit error even if a plurality of bit errors occur in the same system.例文帳に追加

従来よりも回路規模を縮小し、かつ同一系統内で偶数個のビット誤りが発生した場合にもビット誤りの検出が行える３重冗長誤り訂正回路を得ることができる。 - 特許庁

The computed error rate is compared with a threshold for predetermined bit position synchronism determination and if the computed error rate is higher, the transmitter notifies the receiver of that synchronism of bit positions is not established.例文帳に追加

計算した誤り率と所定のビット位置同期判定用のしきい値を比較し、計算された誤り率が高ければ、送信器は受信器へビット位置の同期が確立していないことを知らせる。 - 特許庁

To reduce the scale of the whole device by reducing the operation quantity and size of a bit error rate estimation operation circuit for estimating the bit error rate of a data signal in a receiving signal as much as possible.例文帳に追加

受信信号におけるデータ信号のビット誤り率の推定演算回路を極力、少演算量で且つ小型化することができ、これによって装置全体の規模を小型化すること。 - 特許庁

Selected bits are set in an ECC matrix along each row and each column such that encoding for the ECC matrix allows N-bit error correction and (N-1)-bit error detection.例文帳に追加

ＥＣＣマトリクスに対するエンコーディングがＮビット・エラーの訂正及び（Ｎ−１）ビット・エラーの検出を可能にするように、選択されたビットが各列及び各行に沿ってＥＣＣマトリクスにセットされる。 - 特許庁

Also, simultaneously, an internal error I/O address signal specifying an address of an error bit of data before correcting an error is generated based on the syndrome signal and outputted to the outside.例文帳に追加

また、同時に、上記シンドローム信号に基づいて、エラー訂正前のデータのエラービットの番地を特定する内部エラーＩ／Ｏ番地信号を生成して外部に出力するようにしている。 - 特許庁

To provide a device and a method for detecting an error, capable of efficiently calculating a correction value from an error bit position obtained by error correction using a cyclic code.例文帳に追加

巡回符号を使用した誤り訂正により得られる誤りビット位置から補正値を効率よく演算する誤り検出装置および誤り検出方法を提供すること。 - 特許庁

To obtain a code error correcting method which can secure a bit error rate and an undetected error rate, can realize a code rate being equal to or more than a fixed level and is easy to understand and whose correction processing is easy.例文帳に追加

ビットエラー率、見逃し誤り率の確保が可能で、一定以上の符号化率が実現できる、分かりやすく、訂正処理の容易な符号誤り訂正方法を得る。 - 特許庁

The error correcting means performs the error eraser correction to the information data symbols by using the position of the information data symbol with which the eraser flag bit is set at a prescribed value as the error position.例文帳に追加

エラー訂正手段は、イレイザフラグビットが所定値に設定された情報データシンボルの位置をエラー位置として使用して、情報データシンボルに対するエラーイレイザ訂正を行う。 - 特許庁

The error diffusion processing circuit 3 makes the number of bits which are to be used in error diffusion lower 4 bits with respect to the R, G signals and makes the number of bits which are to be used in the error diffusion 3 bits from the lower 4th bit to 2nd bit with respect to the B signal.例文帳に追加

誤差拡散処理回路３は、Ｒ，Ｇ信号に対しては、誤差拡散に用いるビット数を下位４ビットとし、Ｂ信号に対しては、誤差拡散に用いるビット数を下位４ビット目から下位２ビット目までの３ビットとする。 - 特許庁

In the wireless relay apparatus, an uplink reception signal is temporarily decoded, its bit error is corrected by error correction processing, and the reception signal is then re-encoded and relayed so that uplink bit error is prevented from being contained in a downlink.例文帳に追加

無線中継装置において、上り回線の受信信号を一旦復号化し、誤り訂正処理を行ってビットエラーを修復後、再符号化して中継することによって上り回線のビットエラーが下り回線に含まれることを防止する。 - 特許庁

To provide a downsized soft decision decoder of low power consumption, which can easily calculate a bit likelihood of a polyphase modulated signal and improve the bit error rate characteristics.例文帳に追加

多相位相変調信号のビット尤度算出を容易にし、軟判定復号装置を小型化低消費電力化し、ビット誤り率特性を改善する。 - 特許庁

Thereby, it can be detected whether an error is being generated in a bit string of the identification information, or in a bit string of the predetermined main part of data.例文帳に追加

したがって、識別情報のビット列にエラーが発生しているのか、所定のデータのビット列にエラーが発生しているのかを検出することができる。 - 特許庁

To provide a bi-phase data error detecting circuit whose circuit configuration can be made simple, and whose transmitting efficiency can be improved without adding any bit such as a parity bit.例文帳に追加

パリティー等のビットを付加することなく簡単な回路構成で且つ伝送効率を改善するバイフェーズデータエラー検出回路を提供する。 - 特許庁

The decoding part 130 determines whether an error bit is present in each block comprising a part of a plurality of code bits, constituting a code bit sequence.例文帳に追加

復号部１３０は、符号化ビット系列を構成する複数の符号化ビットの一部からなるブロック毎に誤りビットを含むか否かを判定する。 - 特許庁

Therefore, it becomes possible to perform error detection without dropping the transmission efficiency of the communication system, by replacing the least significant bit with a parity detection bit.例文帳に追加

よって、最下位ビットをパリティ検出ビットに置き換えることで、通信システムの伝送効率を低下させることなく誤り検出を行うことが可能となる。 - 特許庁

The parity stored in the transmitted optical transmission management byte is compared with a parity of a received signal to calculate the number of bit errors and a bit error rate.例文帳に追加

伝達されてきた光伝送管理バイトに格納されているパリティと、受信した信号のパリティを比較し、ビット誤り個数、ビット誤り率を算出する。 - 特許庁

A decoding section 5 of this data stream controller outputs a skip bit width 53 represented by a bit length up to a head part of a succeeding frame when received data have an error.例文帳に追加

復号部５は、取り込んだデータにエラーがあった場合は、次フレームの先頭部分までのビット長によって表されるスキップビット幅53を出力する。 - 特許庁

To detect a bit error in a reference history without adding redundancy bit to the reference history in a cache memory device of Nway set associative system.例文帳に追加

Ｎウェイ・セット・アソシアティブ方式のキャッシュメモリ装置において、参照履歴に冗長ビットを付加することなく、参照履歴のビットエラーを検出する。 - 特許庁

An error correction unit 47 acquires the ECC bit of the read object data from the check bit array 46 during the pipeline stall, corrects the error of the read object data using the ECC bit and outputs the read object data after the error correction and a stall cancel signal to command the cancel of the pipeline stall to the processor 1.例文帳に追加

誤り訂正部４７は、パイプラインストール中に、リード対象データのＥＣＣビットをチェックビットアレイ４６から取得し、ＥＣＣビットを用いてリード対象データの誤り訂正を行い、誤り訂正後のリード対象データと、パイプラインストールの解除を指示するストール解除信号とをプロセッサ１に出力する。 - 特許庁

To have higher error correction capability without having a parameterized bit-to-symbol mapping device.例文帳に追加

パラメータ化されたビット・ツー・シンボルマッピング装置を持つことなく、より高い誤り訂正能力を有すること。 - 特許庁

To provide a data transmission system that prevents occurrence of a transmission error due to a simultaneously changed state in multi-bit parallel transmission of data.例文帳に追加

データの多ビット並列伝送において同時状態変化に起因する送信誤りを防止する。 - 特許庁

To provide a measurement equipment which can simultaneously perform transmission delay time measurement and bit error rate measurement.例文帳に追加

測定器において、伝送遅延時間測定とビットエラーレート測定とを同時に行なえるようにする。 - 特許庁

To detect a fault of a transmitter that applies parallel processing to a signal in its inside and an error in a parity bit.例文帳に追加

内部で信号を並列処理する伝送装置の故障と、パリテイビットの異常とを、検出する。 - 特許庁

To lower an error rate about symbols with a repetition bit mapped thereto.例文帳に追加

ＲＥＰＥＴＩＴＩＯＮビットをマッピングしたシンボルについて誤り率を低下することを目的とする。 - 特許庁

A baud rate error detection circuit includes an edge detector, a start bit sampling circuit, and an abnormal waveform detection circuit.例文帳に追加

ボーレートエラー検出回路は、エッジディテクタと、スタートビットサンプリング回路と、異常波形検出回路とを備える。 - 特許庁

An error detection and correction circuit 12 is connected to a transmission line 19 of a one-bit-type digital signal.例文帳に追加

1ビット形式ディジタル信号の伝送路１９にエラー検出及び訂正回路１２を接続する。 - 特許庁

A decoding unit 207 performs error correction decoding processing to the input coded bit LLR.例文帳に追加

復号部２０７は入力された符号化ビットＬＬＲに対して誤り訂正復号処理を行う。 - 特許庁

To provide a modulation/demodulation system capable of minimizing bit error rate in six-phase phase modulation system.例文帳に追加

６相位相変調方式においてビット誤り率を最小化可能な変復調システムを提供する。 - 特許庁

APPARATUS AND ASSOCIATED METHOD FOR ESTIMATING BIT ERROR RATE OF COMMUNICATION DATA IN COMMUNICATION SYSTEM例文帳に追加

通信システムにおける通信データのビット誤り率を推定するための装置およびその関連方法 - 特許庁

To provide a semiconductor memory apparatus in which error bit detection can be performed efficiently in a chip.例文帳に追加

チップ内で効率的にエラービット検出を行うことを可能とした半導体記憶装置を提供する。 - 特許庁

DATA TRANSMISSION METHOD AND APPARATUS BETWEEN TIMING CONTROLLER AND SOURCE DRIVER WITH ADDITIONAL BIT ERROR RATE TEST FUNCTION例文帳に追加

ビットエラー率テスト機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置 - 特許庁

INTERPOLATION CIRCUIT HAVING A CONVERSION ERROR CORRECTION RANGE FOR HIGHER-ORDER BIT AND ANALOG/DIGITAL CONVERTER CIRCUIT UTILIZING THE SAME例文帳に追加

上位ビットの変換誤差補正用レンジを有する補間回路及びそれを利用したＡ／Ｄ変換回路 - 特許庁

In the ECC, error is corrected at an activate command, and the check bit is stored at a precharge command.例文帳に追加

そして、ＥＣＣでは、アクティベートコマンド時に誤り訂正を行い、プリチャージコマンド時にチェックビットの記憶を行う。 - 特許庁

These mechanisms have to address the increased bit error probability and temporary disruptions of wireless links. 例文帳に追加

これらのメカニズムは, 増加するビットエラ確率と無線リンクの一時的な不通とに対処しなければならない. - コンピューター用語辞典

The bit error map is temporarily stored in memory banks 2, 3, 4 other than a memory bank 1 being just tested.例文帳に追加

ビットエラーマップは、丁度テストされているメモリバンクとは別のメモリバンクの半導体メモリに一時記憶される。 - 特許庁