「error bit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a signal interruption detection circuit capable of equalizing a bit error rate at the time of signal interruption detection regardless of a bit rate even in the case where signals of different bit rates are received in time division manner.例文帳に追加

異なるビットレートの信号を時分割で受信した場合においても、ビットレートに関係なく信号断検出時のビットエラーレートを等しくし得る信号断検出回路を提供する。 - 特許庁

To provide an error estimate device for direct spread reception data that can simply estimate a bit error rate from received data, and to provide a direct spread receiver.例文帳に追加

受信データから簡単にビット誤り率を推定できる直接拡散受信データの誤り推定装置、および、直接拡散受信装置を提供する。 - 特許庁

A forward error correction (FEC) is used to derive a bit error rate (BER) and the BER is used to determine the impairment related parameters.例文帳に追加

順方向誤り修正（ＦＥＣ）を使用してビット誤り率（ＢＥＲ）を派生させ、このＢＥＲが欠陥関連パラメータを判定するのに使用される。 - 特許庁

To set a soft decision quantization threshold for optimizing a bit error rate after decoding a sequence encoded by a block error correction code.例文帳に追加

ブロック誤り訂正符号で符号化された系列の復号を実施した後のビット誤り率を最適化する軟判定量子化閾値を設定可能とする。 - 特許庁

To provide a device and method for efficiently detecting an error in an one hot word in which only a single bit is set in a state free from any error.例文帳に追加

エラーのない状態において単一のビットのみがセットされるワンホットワードにおけるエラーを効率的に検出するための装置および方法を提供する。 - 特許庁

A BER(bit error rate) processing part 1 of this measuring apparatus takes in a carrier wave transmitted from an apparatus mounted on a vehicle, from an antenna 11, performs signal processing, and calculates BER.例文帳に追加

ＢＥＲ（ＢＥＲ：Bit Error Rate）処理部１は、車載機から送信された搬送波をアンテナ１１から取り込んで信号処理をしＢＥＲを算出する。 - 特許庁

Meanwhile, when N protected bits are inserted in every M unprotected bits and when a burst error continuing (M+1) or more bits is entered, a protected bit makes an error without fail.例文帳に追加

一方、非保護ビットＭ個毎に保護ビットＮ個を挿入すると、Ｍ＋１ビット以上連続したバースト誤りが入ると、保護ビットが必ず誤る。 - 特許庁

To realize a PLL circuit that can reduce a phase error of a generated clock signal and decrease a bit error rate BER considerably at reproduction of data.例文帳に追加

生成したクロック信号の位相誤差を低減でき、データ再生におけるビット誤り率ＢＥＲを大幅に低減できるＰＬＬ回路を実現する。 - 特許庁

An error rate measurement circuit 28 measures a bit error rate(BER) from the output of the circuit 24 and applies this measurement result to a threshold control circuit 30.例文帳に追加

誤り率測定回路２８は、弁別回路２４の出力から符号誤り率（ＢＥＲ）を測定し、その測定結果を閾値制御回路３０に印加する。 - 特許庁

An error correction code packet data reception section 11 receives error correction code packet data A and transfers the data to an identifier bit string read 12 and a buffer memory 15.例文帳に追加

誤り訂正符号パケットデータ受信部１１は、誤り訂正符号パケットデータＡを受信し、識別子ビット列読み出し部１２とバッファメモリ１５に転送する。 - 特許庁

To decrease delay in transfer, to enhance bit error rate BER and to reduce circuit scale with respect to the error correction method and device using a hamming code.例文帳に追加

ハミング符号を用いた誤り訂正方法及び装置に関し、転送遅れを小さくすること、BERを改善すること及び回路規模を小さくする。 - 特許庁

A result which is closer to sensuous evaluation than to evaluation by a bit error rate (BER) is obtained since the communication signal after the error correction and decoding is based upon.例文帳に追加

誤り訂正復号化された後の通信信号に基づくため、ビットエラーレート（ＢＥＲ）による評価より感覚評価に近い結果が得られる。 - 特許庁

A BER estimate section 105 estimates a BER(bit error rate) on the basis of an output signal from the error correction coding section 104 and an output signal from the de-interleave section 102.例文帳に追加

ＢＥＲ推定部１０５は、誤り訂正符号化部１０４の出力信号とデインターリーブ部１０２の出力信号とからＢＥＲを推定する。 - 特許庁

By selecting the decoding data which coincide with one of the blocks, a bit where an error exists is limited and the precision of error correction of the other block is improved.例文帳に追加

一方のブロックと一致する復号データを選択することで、誤りの存在するビットが限定され、他方のブロックの誤り訂正の精度が向上される。 - 特許庁

To provide a memory controller and an information processing device capable of determining a correctable error after due consideration of 3 bit error of read-out data.例文帳に追加

読み出しデータの３ｂｉｔエラーを考慮した上で、訂正可能エラーを判別することを可能にするメモリコントローラ及び情報処理装置を提供する。 - 特許庁

To vary a set value of a bias voltage and a function of error correction processing in response to a bit error rate of a transmission channel to decrease power consumption.例文帳に追加

伝送路のビット誤り率に応じて、バイアス電圧の設定値、及び誤り訂正処理の機能を変更することによって、消費電力を下げる。 - 特許庁

To improve performance of error correction by preventing a transmission error of information bits when information bits and a parity bit are subjected to multi-level modulation and transmitted.例文帳に追加

情報ビット及びパリティビットが多値変調されて伝送される際に、情報ビットの伝送誤りを防止し、誤り訂正の性能を向上させる。 - 特許庁

An inverse VLC part 101 decodes an inputted moving image encoded bit stream and an error range detection part 109 detects the range of the decoding error.例文帳に追加

逆ＶＬＣ部１０１は入力される動画像符号化ビットストリームを復号し、エラー範囲検出部１０９が復号エラーの範囲を検出する。 - 特許庁

In a radio data transmission system on a transmitting side, a transmitting bit string is branched into first and second bit strings by a branching unit 11, and the first bit string is subjected to space-time encoding by a space-time encoder 12, while the second bit string is subjected to error correction encoding by an error correction encoder 13.例文帳に追加

送信側の無線データ伝送装置において、送信ビット列を分岐器１１で第１及び第２のビット列に分岐して、第１のビット列には時空間符号化器１２により時空間符号化を施すと共に、第２のビット列には誤り訂正符号化器１３により誤り訂正符号化を施す。 - 特許庁

The decoder has a detector (226) for creating a decoding target data string, and an error candidate extractor (227) for extracting the bit positions of which likelihood of each bit shows a high probability of error as the error candidates of the decoding target data string based on the likelihood information from the detector (226).例文帳に追加

復号対象データ列を作成する検出器（２２６）と、検出器（２２６）からの尤度情報により、復号対象データ列のエラー候補として、各ビットの尤度から誤りの可能性の高いビット位置を抽出するエラー候補抽出器（２２７）を設けた。 - 特許庁

A pseudo error generating section 11 adds a pseudo error to a bit at an optional position of a check bit inserted to an overhead not in use and calculated by the transmitter side FEC arithmetic section 10 on the basis of a pseudo error addition setting signal and transmits the result to an MUX section 12.例文帳に追加

疑似エラー生成部１１は、送信側ＦＥＣ演算部１０で演算され、未使用のオーバヘッドに挿入されたチェックビットの任意の位置のビットに対して、疑似エラー付加設定信号に基づき疑似エラーを加えて、ＭＵＸ部１２に送信する。 - 特許庁

The method includes the steps of:determining a bit error rate and/or a number of bit errors associated with a signal indicating information read from a particular part of a memory; comparing the bit error rate and/or the number of bit errors with an error threshold; and determining whether to retire the particular part of the memory at least partially based on the comparison.例文帳に追加

メモリの特定部分から読み出した情報を表す信号に関連する、ビット誤り率および／またはビット誤り数を決定するステップと、前記ビット誤り率および／または前記ビット誤り数をエラー閾値と比較するステップと、および少なくとも部分的には前記比較に基づいて、前記メモリの前記特定部分を退役させるか否かを決定するステップとを有する。 - 特許庁

Bit error rates (BERs) are calculated while a plurality of predetermined bit detection modes are sequentially performed, one of the bit detection modes corresponding to the smallest one of the calculated BERs is selected and a data reproduction operation is performed in the selected bit detection mode.例文帳に追加

複数の予め決められたビット検出モードを順次的に行いながら、ビットエラーレート（ＢＥＲ）を計算し、計算したＢＥＲが最も小さなビット検出モードの１つを選択し、選択されたビット検出モードでデータ再生動作を行う。 - 特許庁

The reception device 3 then detects a leading bit from the error-corrected bit stream on the basis of predetermined rules (S9) and obtains the representative code word by cyclically shifting bits of the bit stream so as to begin the code word from the leading bit (S10).例文帳に追加

そして、受信装置３は、誤り訂正後のビット系列から、所定の規則に基づいて先頭ビットを検出し（Ｓ９）、当該先頭ビットから符号語が始まるようにビット系列を巡回ビットシフトして代表符号語を得る（Ｓ１０）。 - 特許庁

A bit error rate signal generated by a bit error rate signal generating section 52 is transmitted to an attenuation section 41 by a transmission section 31, attenuated by the attenuation section 41, and then input to a coupling section 43.例文帳に追加

ビットエラーレート信号発生部５２によって発生させたビットエラーレート信号は、送信部３１によって減衰部４１に送信され、減衰部４１によって減衰された後、結合部４３に入力される。 - 特許庁

A field strength detection section 46 detects a field strength of the signal received by the second receiving section 45, and a bit error rate measuring section 54 measures a bit error rate of the signal received by the second receiving section 45.例文帳に追加

電界強度検出部４６は、第２受信部４５によって受信された信号の電界強度を検出し、ビットエラーレート測定部５４は、第２受信部４５によって受信された信号のビットエラーレートを測定する。 - 特許庁

METHOD AND DEVICE FOR GENERATING PARITY INSPECTION MATRIX, METHOD FOR CORRECTING CODED BIT STRING BY USING ERROR DETECTION CODE, COMPUTER PROGRAM, DEVICE FOR DETECTING ERROR STIPULATED BEFOREHAND AND DEVICE FOR CODING BIT STRING例文帳に追加

パリティ検査行列を発生する方法および装置、エラー検出コードを用いてコード化ビット列を訂正する方法、コンピュータプログラム、予め規定されたエラーを検出するための装置、ならびにビット列をコード化するための装置 - 特許庁

Even when a bit error is caused in a PID and the payload of the hierarchically multiplexed TS (73), the bit error can be measured by extracting the measurement layer TS(83) from the hierarchically multiplexed TS (73).例文帳に追加

この場合、階層多重ＴＳ（７３）のＰＩＤとペイロードとにビットエラーが発生している状態であっても、階層多重ＴＳ（７３）から計測階層ＴＳ（８３）を抽出してビットエラーレートを計測することができる。 - 特許庁

The range above is selected between a first value a little smaller than the bit error rate at which the decoded audio signal is discontinuous and a second value of the bit error rate at which the decoding of the audio signal is disabled.例文帳に追加

上記の範囲は、デコードされた前記音声信号が不連続になるビットエラーレートの値よりも若干小さい第１の値と、前記音声信号のデコードが不可能になるビットエラーレートの第２の値との間にされる。 - 特許庁

On the slave unit side, whether an error is present is determined in accordance with the number of "1's" of (n)-bit data by reception data, and (n)-bit sound data are converted to mute data by a reception conversion table when an error is present.例文帳に追加

子機側では、受信データによりｎビットのデータの“１”の数に応じて誤りがあるか否かを判定して、誤りがある場合、ｎビットの音声データを受信変換テーブルによりミュートデータに変換する。 - 特許庁

To provide a bit error rate measurement apparatus for mainly measuring a bit error rate of a plurality of kinds of patterns and reducing the cost through the reduction in the circuit scale.例文帳に追加

主として複数種類のパターンの符号誤り率を測定する符号誤り率測定装置において、回路規模を縮小することでコストの低減を図ることができる符号誤り率測定装置を提供する。 - 特許庁

Upon input of the reception intensity signal and the bit error rate to a controller 14, it determines based on them, which condition corresponds to the present situation among a plurality of receiving conditions defined by the reception intensity signals and bit error rates.例文帳に追加

受信強度信号とビットエラーレートとが制御部１４に入力され、これらに基づいて受信強度信号とビットエラーレートによって規定された複数の受信状況のいずれに該当するかを判定する。 - 特許庁

The transmission verification part 60 further comprises a telegraphic message bit collation part 61 by the transmitting telegraphic message, an error judging part 62 by the results of the collation, a bit error counter 63, and a telegraphic message boundary judging part 64 for transmitting telegraphic message.例文帳に追加

送信検定部６０には、送信電文による電文ビット照合部６１、その照合結果によるエラー判定部６２、ビットエラーのエラーカウンタ６３、送信電文における電文境界判定部６４を有している。 - 特許庁

Thus, an error of one bit can be corrected in the high-order 4 bits of the Y signal having a large influence, and while utilizing effectively an unused low-order bit, the Y signal can be protected from an error.例文帳に追加

このようにすることで、影響の大きいＹ信号の上位４ビットに対する１ビットの誤り訂正が可能となり、使用していない下位ビットを有効に活用しながらＹ信号のエラー保護が実現される。 - 特許庁

A bit error rate estimating part 8 compares values judged by decoding each output of the interruption cancellers 6a and 6b, and output the estimated value of a bit error rate, based on the rate of the mismatch of the both values.例文帳に追加

ビット誤り率推定部８は、干渉キャンセラ６ａ，６ｂの各出力をデコードすることにより判定した値を比較し、両者の不一致の割合に基づいてビット誤り率の推定値を出力する。 - 特許庁

The error correction circuit 26 detects an error position in the code word and generates error detection data indicating the error position by applying error correction processing to the sequence of the code word read from the memory cell of cross regions of the selected word line and bit line out of memory cells CL through the bit line, and generates error correction data by correcting information bits at the detected error position.例文帳に追加

誤り訂正回路２６は、メモリセルＣＬのうち選択されたワード線およびビット線の交差領域のメモリセルからビット線を介して読み出された符号語の系列に対して誤り訂正処理を施すことにより、前記符号語中の誤り位置を検出して当該誤り位置を表す誤り検出データを生成し、且つ当該検出された誤り位置における情報ビットを訂正して誤り訂正データを生成する。 - 特許庁

An error correction circuit 8 carries out error correction processing using the check bit to data read from the memory array 2b, and the data which have been subjected to error correction processing are rewritten again in the memory arrays 2a, 2b.例文帳に追加

誤り訂正回路８は、メモリアレイ２ｂから読み出されたデータに対して検査ビットを用いて誤り訂正処理し、誤り訂正処理したデータを再びメモリアレイ２ａ，２ｂに再書き込みする。 - 特許庁

The timing correction circuit 26 selects the signal after run-length-decoding corresponding to the error signal having the least error numbers out of a plurality of error signals as the likeliest information bit stream and output it.例文帳に追加

タイミング訂正回路２６は、複数のエラー信号のうち、エラー数の最も少ないエラー信号に対応したランレングス復号後信号を、確からしい情報系列として選択して出力する。 - 特許庁

At the same time, an equalized error vector is computed from the target signal derived from the binary bit array and the reproduced signal, and the inner product of the equalized error vector and the selected error vector is operated.例文帳に追加

また、評価ビット列に対応する目標信号と、２値化ビット列から生成される目標信号から得られるエラーベクトルを予め用意しておき、判定処理結果によってそれらを選択する。 - 特許庁

Relating to a control device of high reliability which is formed of a multiplex configuration of processors, a possibility of an error in a storage device caused by a hard error or a soft error of the storage device is prevented and data are corrected when 1 bit error occurs due to the soft error for continuing operation and improving the rate of operation.例文帳に追加

プロセッサの多重化構成により実現されている高信頼性制御装置において、記憶装置のソフトエラー、又は固定エラーによる記憶装置のエラーの潜在を防止すると共に、ソフトエラーによる１ビットエラー発生時はデータを訂正し動作を継続し、稼働率向上を行う。 - 特許庁

Each entry of a storage part comprises entry data composed of 72-bit retrieval object data inputted to the retrieval device through a maintenance port and registered by an error detection processing part and an 8-bit ECC (redundancy bit) added to the retrieval object data by the error detection processing part, and an 1-bit empty bit showing whether or not entry data effective for entry are registered.例文帳に追加

記憶部の各エントリは、メンテナンスポートより検索装置に入力され、エラー検出処理部により登録される７２ビットの検索対象データ、エラー検出処理部により検索対象データに付加される８ビットのＥＣＣ（冗長ビット）からなるエントリデータ、および、エントリに有効なエントリデータが登録されているか否かを示す１ビットのエンプティビットにより構成される。 - 特許庁

To provide a soft demapping device which can reduce a bit error probability with little operation amount.例文帳に追加

少ない演算量を有しながらもビットの誤差確率を低下させることのできるソフトデマッピング装置の提供。 - 特許庁

To reduce a bit error rate of a received QPSK signal by balancing an amplitude and a phase of the signal when it is received.例文帳に追加

ＱＰＳＫ信号の振幅および位相を受信時に平衡化して信号のビット誤り率を低下させる。 - 特許庁

To provide a bit error rate evaluation device which surely and automatically detects generation of communication abnormality within a short period of time.例文帳に追加

通信異常の発生を、短時間で確実に自動検出する、ビット誤り率評価装置を提供する。 - 特許庁

The deinterleaved bit LLR is subjected to error correction decoding processing by a decoding portion 406-1 to 406-T.例文帳に追加

デインターリーブ後のビットＬＬＲは復号部４０６−１〜４０６−Ｔで誤り訂正復号処理が行なわれる。 - 特許庁