「first memory」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The memory runner 7 is held in the position when the memory lock 9 is fitted in a hole 8 of a memory rail 3 even in the state that the first spring 33 is separated from the memory runner 7.例文帳に追加

第１スプリング（３３）がメモリーランナー（７）と離反してもメモリーロック（９）がメモリーレール（３）の孔（８）に係合しているときは、同位置にメモリーランナー（７）は保持される。 - 特許庁

On a system board provided with this memory module, a large number of bus lines are connected to the first memory module and the second memory module but the bus lines are connected to one pin of a memory controller.例文帳に追加

このメモリモジュールを含むシステムボードは多数のバスラインが第１メモリモジュールと第２メモリモジュールに連結されるが、バスラインはメモリコントローラの１つのピンに連結される。 - 特許庁

The memory device includes a nonvolatile memory array having a first emulated memory region and a second emulated memory region, and a controller having an interface.例文帳に追加

メモリデバイスは、エミュレートされる第１のメモリ領域およびエミュレートされる第２のメモリ領域を有する不揮発性メモリアレイと、インターフェースを有するコントローラとを備えている。 - 特許庁

A write-read control unit 53 controls a switching operation between a readable line memory and a writable lime memory alternately within a first line memory and a second line memory 51a and 51b.例文帳に追加

書込読出制御部５３は第１及び第２のラインメモリ５１ａ，５１ｂの中から読み出し可能なラインメモリと書き込み可能なラインメモリとを交互に切り換える制御する。 - 特許庁

Transfer between the first memory means and the second memory means and that between the second memory means and the third memory means are set to be DMA transfer.例文帳に追加

第１のメモリ手段と第２のメモリ手段との間における転送、および第２のメモリ手段と第３のメモリ手段との間における転送は、ＤＭＡ転送とする。 - 特許庁

In the semiconductor device equipped with a ferroelectric memory, the ferroelectric memory comprises a first memory cell 22B and second memory cells 22A on the same chip.例文帳に追加

本発明は、強誘電体メモリを備える半導体装置であって、その強誘電体メモリは、同一チップ上に第１のメモリセル２２Ｂと第２のメモリセル２２Ａとを有する。 - 特許庁

The semiconductor memory includes a plurality of partial areas including one first memory cell and at least one second memory cell among memory cells connected to bit lines.例文帳に追加

半導体メモリは、ビット線に接続されているメモリセルのうち、１つの第１メモリセルと少なくとも１つの第２メモリセルを含む複数のパーシャル領域を有している。 - 特許庁

A first memory array 1 is divided into a plurality of memory areas for 16 word lines, and a defective memory address in each area is stored in a second memory array 2.例文帳に追加

第１のメモリアレイ１が、１６本のワード線ごとに複数のメモリ領域に区分され、その各領域内の欠陥メモリアドレスが第２のメモリアレイ２に記憶される。 - 特許庁

A plurality of first (and second) memory cells are provided at intersecting points of these sub-word lines and a plurality of first (and second) bit lines to configure first (and second) memory arrays.例文帳に追加

これらサブワード線と交差する複数の第１（及び第２）ビット線の交点に複数の第１（及び第２）メモリセルが設けられ、第１（及び第２）メモリアレイが構成される。 - 特許庁

A first memory cell (MC2) out of the plurality of memory cells (MC) further includes a first resistive interconnection (21) for electrically connecting between the first terminal (T1) to the second terminal (T2).例文帳に追加

複数のメモリセル（ＭＣ）のうち第１メモリセル（ＭＣ２）は、更に、第１端子（Ｔ１）と第２端子（Ｔ２）との間を電気的に接続する第１抵抗配線（２１）を含む。 - 特許庁

Because the input signal of the first input device is at H-level, a first CPU operating program in the external memory 16 is written in a first flash memory 8 (S12).例文帳に追加

第１入力デバイスの入力信号は、Ｈレベルとなっているため、外部メモリ１６内の第１ＣＰＵ動作プログラムを第１フラッシュメモリ８に書き込む（Ｓ１２）。 - 特許庁

This semiconductor memory device includes a memory cell array having a first block for preserving first system data and a second block for preserving second system data in the same as the first system data.例文帳に追加

半導体メモリ装置は、第１システムデータを保存する第１ブロックと第１システムデータと同一の第２システムデータを保存する第２ブロックとを有するメモリセルアレイを含む。 - 特許庁

A transceiver (120) is equipped with a controller (126), a first memory (146) containing first information, and a second memory (134) accessible by a host (110), and the controller is configured to copy the first information from the first memory to the second memory.例文帳に追加

トランシーバ（１２０）は、コントローラ（１２６）と、第１の情報を含む第１のメモリ（１４６）と、ホスト（１１０）によるアクセスが可能な第２のメモリ（１３４）とを具備し、前記コントローラが前記第１の情報を前記第１のメモリから前記第２のメモリへコピーするように構成されている。 - 特許庁

This semiconductor device is provided with a first selective transistor, a second selective transistor, a first nonvolatile semiconductor memory including a number of first memory cell transistors connected in series between the first and second selective transistors and a second nonvolatile semiconductor memory including a third selective transistor and second memory cell transistor connected in series.例文帳に追加

第１、第２選択トランジスタと、前記第１、第２選択トランジスタ間に直列接続された複数の第１メモリセルトランジスタとを含む第１不揮発性半導体メモリと、直列接続された第３選択トランジスタ及び第２メモリセルトランジスタを含む第２不揮発性半導体メモリとを備える。 - 特許庁

A deviation quantity calculation part refers first relation information of a first memory part and acquires reference first inlet pressure from the first differential pressure to calculate first inlet pressure deviation quantity.例文帳に追加

偏差量算出部は、第１記憶部の第１関係情報を参照して、第１差圧から基準第１入口圧を取得し、第１入口圧偏差量を算出する。 - 特許庁

The memory card includes a non-volatile memory having memory capacity larger than the maximum memory capacity defined in the first standard, and a control part for controlling access to the non-volatile memory.例文帳に追加

本発明のメモリカードは、第１の規格で定められた最大メモリ容量よりも大きいメモリ容量を有する不揮発性メモリと、不揮発性メモリへのアクセスを制御する制御部と、を備える。 - 特許庁

A memory array is divided into a first memory cell array MAT in which positive data is programmed in each memory cell and a second memory cell array MAR in which reverse data of the positive data is programmed in each memory cell.例文帳に追加

メモリアレイは、各々のメモリセルに正データがプログラムされる第１のメモリセルアレイＭＡＴと、各々のメモリセルに正データの反転データがプログラムされる第２のメモリセルアレイＭＡＲに分割されている。 - 特許庁

The memory device is further configured to store data in the first emulated memory region when the memory device emulates the first emulated memory type, and in the second emulated memory region when the memory device emulates the second emulated memory type.例文帳に追加

メモリデバイスはさらに、メモリデバイスがエミュレートされる第１のメモリタイプをエミュレートする時にエミュレートされる第１のメモリ領域内にデータを記憶するように構成されており、また、メモリデバイスがエミュレートされる第２のメモリタイプをエミュレートする時にエミュレートされる第２のメモリ領域内にデータを記憶するように構成されている。 - 特許庁

The memory device includes a first memory including a nonvolatile memory element and a second memory (data buffer) for temporarily storing data in verifying operation in which whether or not the data are correctly written into the first memory is verified.例文帳に追加

不揮発性の記憶素子を有する第１の記憶部と、上記第１の記憶部へのデータの書き込みが正確に行われたかどうかを検証するベリファイ動作において、上記データを一時的に保存するための第２の記憶部（データバッファ）とを有する。 - 特許庁

This organic memory device comprises a substrate, a first electrode formed on the substrate, an organic memory layer formed on the first electrode, a second electrode formed on the organic memory layer, and an embossed structure forming an active memory region in the organic memory layer.例文帳に追加

基板、前記基板上に形成された第１電極、前記第１電極上に形成された有機メモリ層、前記有機メモリ層上に形成された第２電極、及び前記有機メモリ層にメモリ活性領域を形成するエンボス構造物を含む。 - 特許庁

This semiconductor device is provided with a first memory circuit including a memory cell and a redundant memory cell, a second memory circuit for storing the address of a defective memory cell included in the first memory circuit, a holding circuit including a latch circuit, a replacement circuit for replacing the defective memory cell by a redundant memory cell, and an inspection circuit for writing the information of the second memory circuit in the holding circuit.例文帳に追加

本発明は、メモリセルと冗長メモリセルを含む第１の記憶回路と、第１の記憶回路が含む不良メモリセルのアドレスを記憶する第２の記憶回路と、ラッチ回路を含む保持回路と、不良メモリセルを冗長メモリセルに置き換える置き換え回路と、第２の記憶回路の情報を保持回路に書き込む検査回路とを有する半導体装置を提供する。 - 特許庁

By generating the third address based on the first address, the second address and the allocation information for each of the first memory and second memory, the access efficiency of the semiconductor memory can be improved, and the performance of the memory system can be improved.例文帳に追加

第１および第２メモリ毎に、第１アドレス、第２アドレスおよび割付情報に基づいて第３アドレスを生成することで、半導体メモリのアクセス効率を向上でき、メモリシステムの性能を向上できる。 - 特許庁

Based on the data from the first memory part 3 and one piece of data from the second memory part 6, the top of the data from the first memory part is made into one piece of data from the second memory part and outputted by an output part 7.例文帳に追加

出力部７は第１のメモリ部３よりのデータと第２のメモリ部６よりの１データとをもとに、前記第１のメモリ部よりのデータの先頭を前記第２のメモリ部よりの１データにして出力する。 - 特許庁

In the semiconductor device 1, memory array circuits 10 and 4010 respectively include a plurality of first memory cells for storing a plurality of pieces of data, and a plurality of second memory cells for respectively storing addresses of the first memory cells.例文帳に追加

半導体装置１において、メモリアレイ回路１０および４０１０は、複数個のデータを記憶する複数個の第１メモリセルと、第１メモリセルのアドレスをそれぞれ記憶する複数個の第２メモリセルとをそれぞれ含む。 - 特許庁

The operating system and the application are copied from the first exclusive memory to the shared memory and thereafter copied form the shared memory to a second exclusive memory dedicated to the first virtual computer in the second computer or the second LPAR.例文帳に追加

オペレーティング・システムおよびアプリケーションは、第１専用メモリから共用メモリにコピーされた後、共用メモリから第２コンピュータまたは第２ＬＰＡＲ内の第１仮想計算機に専用の第２専用メモリにコピーされる。 - 特許庁

The learning reservation processing part 7 provides instructions for securing a reservation memory area in a head side of the first memory part 1, based on reservation area information, to the memory allocation processing part 5, when initializing the first memory part 1.例文帳に追加

学習予約処理部７は、第１のメモリ部１の初期化時に、メモリアロケーション処理部５に対して予約領域情報に基づきその第１のメモリ部１の先頭側に予約メモリ領域の確保を指示する。 - 特許庁

A first parity block is set corresponding to memory blocks for regular data.例文帳に追加

第１パリティブロックは、レギュラーデータ用のメモリブロックに対応して設けられる。 - 特許庁

The cache memory is coupled to the plurality of first and second directors.例文帳に追加

キャッシュ・メモリは複数の第１および第２ディレクタに結合されている。 - 特許庁

The portion is less than the entirely first virtual memory page.例文帳に追加

この部分は、第１の仮想メモリ・ページの全体よりも小さいものである。 - 特許庁

The microprocessor writes image data in the multi-port memory from the first port.例文帳に追加

このマイクロプロセッサは、画像データを第１ポートからマルチポートメモリに書き込む。 - 特許庁

A first bit line BL is connected electrically to the other end of the memory cell.例文帳に追加

第１ビット線ＢＬはメモリセルの他端と電気的に接続されたる。 - 特許庁

A cache memory is connected to a plurality of the first and second directors.例文帳に追加

キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。 - 特許庁

The first command issue section issues a reading command into the semiconductor memory.例文帳に追加

第１コマンド発行部は、半導体メモリに読み出しコマンドを発行する。 - 特許庁

A write-back circuit writes the third data back to the first memory cell.例文帳に追加

書き戻し回路は、第３データを第１のメモリセルに対し書き戻す。 - 特許庁

The cache memory is coupled to the plural first and second directors.例文帳に追加

キャッシュ・メモリは複数の第１および第２ディレクタに結合されている。 - 特許庁

The cache memory is coupled with the plural first and second directors.例文帳に追加

キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。 - 特許庁

The memory cell transistor has a floating gate including a first floating gate.例文帳に追加

前記メモリセルトランジスタは、第１の浮遊ゲートを含む浮遊ゲートを有する。 - 特許庁

The results of the evaluation are recorded as first data Ds in a memory 26.例文帳に追加

評価の結果はメモリ２６に第１データＤｓとして記録される。 - 特許庁

The memory areas may overlap: copying takes place as though the bytes in src are first copied into a temporary array that does not overlap src or dest , 例文帳に追加

コピー元とコピー先の領域が重なっていてもよい。 - JM

function fills the first n bytes of the memory area pointed to by s with the constant byte c. 例文帳に追加

は s で示されるメモリ領域の先頭から n バイトをc で埋める。 - JM

The memory of his childhood inspired his first novel.例文帳に追加

子どものころの思い出が元になって彼の最初の小説が書かれた - Eゲイト英和辞典

The cache memory is connected to a plurality of first and second directors.例文帳に追加

キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。 - 特許庁

The shield conductive layer extends along the first axis between the first memory string and the second memory string, and is electrically connected to the source contact.例文帳に追加

シールド導電層は、第１メモリストリングと第２メモリストリングとの間において第１軸に沿って延在し、ソースコンタクトと電気的に接続される。 - 特許庁

When the first memory (3) has defective operation, the cut-off circuits (1, 2) cuts off electrically the external terminals (DQ0-DQ7) from the first memory (3).例文帳に追加

遮断回路（１、２）は、第１メモリ（３）が動作不良を有するとき、外部端子（ＤＱ０〜ＤＱ７）と第１メモリ（３）とを電気的に遮断する。 - 特許庁

In a memory management method according to the present invention, at first memory capacity is allocated to a first program and a second program operating on a computer.例文帳に追加

本発明に係るメモリ管理方法では、初めに計算機上で稼動する第１プログラムおよび第２プログラムにメモリ容量を割り当てる。 - 特許庁