「first memory」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

First lines (BL) are formed successively over both ends of the memory cell array along the first axis, and are located partially in the second region and connected with first ends of the memory cells.例文帳に追加

第１配線（BL）は、第１軸に沿ってメモリセルアレイの両端に亘って連続的に形成され、一部が第２領域内に位置し、複数のメモリセルの第１端と接続されている。 - 特許庁

Moreover, the initialization mode for initializing the memory includes a first memory initialization mode for erasing data in the memory once and initializing a file system in the memory and a second memory initialization mode for initializing the file system in the memory without erasing data in the memory.例文帳に追加

そして、このメモリを初期化するための初期化モードは、メモリ内のデータを一度消去してからメモリ内のファイルシステムを初期化する第１のメモリ初期化モードと、メモリ内のデータを消去せずにメモリ内のファイルシステムを初期化する第２のメモリ初期化モードとを含むものである。 - 特許庁

The learning reservation processing part 7 provides instructions for securing a reservation memory area for the storage range in a head side of the first memory part 1, based on reservation area information, to the memory allocation processing part 5, when initializing the first memory part 1.例文帳に追加

学習予約処理部７は、第１のメモリ部１の初期化時に、メモリアロケーション処理部５に対して予約領域情報に基づき第１のメモリ部１の先頭側に記憶容量レンジの予約メモリ領域の確保を指示する。 - 特許庁

A controller 2 is provided with a first memory area M1 and a second memory area M2, the first memory area M1 is activated to store pre-update software S1, the second memory area M2 is deactivated to download the updated software S2.例文帳に追加

コントローラ２に第１のメモリエリアＭ１と第２のメモリエリアＭ２を設け、第１のメモリエリアＭ１をアクティブなメモリエリアとし更新前ソフトウェアＳ１を記憶させ、第２のメモリエリアＭ２を非アクティブなメモリエリアとし更新ソフトウェアＳ２をダウンロードさせる。 - 特許庁

A semiconductor memory device includes first and second memory cells each including a variable resistance element 19 and a diode D and having a pillar shape, and an insulating layer 20 provided between the first memory cell and the second memory cell and including a void 21.例文帳に追加

半導体記憶装置は、可変抵抗素子１９及びダイオードＤを有し、かつピラー状の第１及び第２のメモリセルと、第１のメモリセル及び第２のメモリセル間に設けられ、かつボイド２１を有する絶縁層２０とを含む。 - 特許庁

When the memory card 29 set in the second card slot 25 is pulled out, the memory card 29 can be pushed into the card slot 25 without contact of a finger 45 with the first memory card 28 or ejection of the first memory card 28.例文帳に追加

第２のカード用スロット２５にセットされたメモリカード２９を抜き取る際に、メモリカード２９をカード用スロット２５に押し込むが、その際に指４５が第１のメモリカード２８に接触したり、第１のメモリカード２８をイジェクトさせることはない。 - 特許庁

The OS manages first OS memory management information showing the use status of a memory section assigned to the virtual computer and updates the first OS memory management information on the basis of the memory use status notified from the application.例文帳に追加

ＯＳは、仮想計算機に割り当てられているメモリ部分の使用状況を表す第一のＯＳメモリ管理情報を管理しており、アプリケーションから通知されたメモリ使用状況を基に第一のＯＳメモリ管理情報を更新する。 - 特許庁

This semiconductor memory device is provided with reference cells (R_i, R_ef), a first memory cell (C_i1), a second memory cell (C_i2) positioned nearer to the first memory cell than the reference cells (R_i, R_ef), and data read-out circuits (5-8).例文帳に追加

本発明による半導体記憶装置は、リファレンスセル（Ｒ_ｉ、Ｒ_ｅ_ｆ）と、第１メモリセル（Ｃ_ｉ１）と、リファレンスセル（Ｒ_ｉ、Ｒ_ｅｆ）よりも第１メモリセルに近い位置にある第２メモリセル（Ｃ_ｉ２）と、データ読み出し回路（５〜８）とを備えている。 - 特許庁

When the virtual machine is resumed, the memory identifiers of the first memory information stored in the RAM is compared with the memory identifiers of the second memory information stored in the HD 21, divided memory contents which are absent in the RAM are read from the HD, and the memory content of one virtual machine is restored from the read divided memory contents and the divided memory contents stored in the RAM.例文帳に追加

レジューム時にＲＡＭにある第１メモリ情報とＨＤ２１に格納された第２メモリ情報とのメモリ識別子を比較し、ＲＡＭにない分割メモリ内容をＨＤから読み込み、読み込んだ分割メモリ内容とＲＡＭにある分割メモリ内容とから一つの仮想マシンのメモリ内容を復元する。 - 特許庁

In a first step, a memory input signal when defective memory operation is caused in an actual device test of a semiconductor memory in a state mounted on a system is extracted.例文帳に追加

第１ステップでは、システムに搭載された状態での半導体メモリの実機テストでのメモリ動作不良発生時のメモリ入力信号を抽出する。 - 特許庁

When the virtual machine is suspended, second memory information created from the first memory information and an image containing the divided memory contents are stored in an HD 21.例文帳に追加

仮想マシンのサスペンド時には、第１メモリ情報から生成された第２メモリ情報と分割メモリ内容を含む分割メモリイメージとがＨＤ２１に保存される。 - 特許庁

In a second step S2, the memory check circuit performs memory check for a storage area by using the system program data written in the first buffer memory.例文帳に追加

第２ステップＳ２として、メモリチェック回路により、格納領域について、第１バッファメモリに書き込まれたシステムプログラムデータを用いてメモリチェックを行う。 - 特許庁

Memory cells in a first group of the memory cells are nonvolatile memory cells ME1 and ME2, the data of which can be written electrically in and deleted from.例文帳に追加

複数のメモリーセルのうちの第１のグループのメモリーセルは、電気的にデータの書き込み及び消去が可能な不揮発性メモリーセルＭＥ１、ＭＥ２である。 - 特許庁

An address comparing part 150 compares a column address of a memory address with a threshold memory address, and determines whether the memory address belongs to the first block or the second block.例文帳に追加

アドレス比較部１５０は、メモリアドレスの列アドレスと閾値メモリアドレスと比較して、該メモリアドレスが第１、第２ブロックのどちらに属するかの判断を行う。 - 特許庁

The memory array of the above nonvolatile memory comprises an erasure table with a first flag to show whether or not the memory area is an empty area by every erasure unit.例文帳に追加

前記不揮発性メモリのメモリアレイは、そのメモリ領域の消去単位毎に空き領域か否かを示す第１フラグを有する消去テーブルを備える。 - 特許庁

A memory area reservation code adding part 58 adds a code for reserving a memory area, immediately before a code for first using the memory area.例文帳に追加

メモリ領域確保コード追加部５８は、サブプログラムにおいてメモリ領域を最初に使用するコードの直前に、メモリ領域を確保するコードを追加する。 - 特許庁

Having received a reading operation end signal of the memory circuit based on the first timing signal, the memory timing control circuit generates a second timing signal for resetting the memory circuit.例文帳に追加

第１タイミング信号によるメモリ回路の読み出し動作終了信号を受けて、メモリ回路のリセットを行う第２タイミング信号を生成する。 - 特許庁

The memory cell array layer 400 includes: first memory cell regions 40A having the memory cells; and connection regions 40C provided with the interconnection portion 500.例文帳に追加

メモリセルアレイ層４００は、メモリセルＭＣを有する第１メモリセル領域４０Ａと、接続配線部５００が設けられた接続領域４０Ｃとを備える。 - 特許庁

In parallel with memory clear, the coprocessor 26 writes the image information read out from the first memory 24 into a second memory 27 after converting it into print data.例文帳に追加

メモリクリアと並行してコプロセッサ２６は第１メモリ２４から読み出した画像情報を印刷データに変換生成し第２メモリ２７に書き込む。 - 特許庁

A nonvolatile semiconductor memory 10 includes memory cells MC, a first gate control circuit 30 and a second gate control circuit 20 connected to the memory cells MC.例文帳に追加

不揮発性半導体メモリ１０は、メモリセルＭＣと、メモリセルＭＣに接続された第１ゲート制御回路３０及び第２ゲート制御回路２０とを備える。 - 特許庁

The analog reference power supply voltage output circuit is disposed between an Mth memory block and an (M+1)th memory block among the first to Nth memory blocks.例文帳に追加

アナログ基準電源電圧出力回路が、第１〜第Ｎのメモリブロックのうちの第Ｍのメモリブロックと第Ｍ＋１のメモリブロックとの間に配置される。 - 特許庁

A performance controlling micro-computer makes the add-up reservation memory display part 18c discriminatably display the circle marks of a first reservation memory and a second reservation memory.例文帳に追加

演出制御用マイクロコンピュータは、合算保留記憶表示部１８ｃに、第１保留記憶と第２保留記憶とを区別可能に丸印を表示させる。 - 特許庁

To efficiently develop an object suitable for a second memory when developing the object into a bit map using a first memory and the second memory.例文帳に追加

第１のメモリと、第２のメモリとを用いて、オブジェクトをビットマップに展開する場合に、第２のメモリに適したオブジェクトを効率よく展開することである。 - 特許庁

A memory module is provided that has a first memory location reserved for an authentication flag and a second memory location reserved for a ciphering flag.例文帳に追加

認証フラグのために予約された第１の記憶場所と、暗号化フラグのために予約された第２の記憶場所をもつメモリモジュールが設けられている。 - 特許庁

In a method of controlling computer-readable memory that includes a plurality of memory locations, a usage frequency of a data unit stored in a first memory location is determined.例文帳に追加

複数のメモリ場所を含むコンピュータ可読メモリを制御するための方法において、第１メモリ場所に格納されたデータ単位の使用頻度が判断される。 - 特許庁

The semiconductor memory device includes a memory cell 50 formed in an SOI layer, and the memory cell has a first transistor 10, which is a type of being partially depleted, and a second transistor 20.例文帳に追加

ＳＯＩ層に形成されたメモリーセル５０を備え、このメモリーセルは、部分空乏型の第１トランジスター１０と、第２トランジスター２０とを有する。 - 特許庁

The non-volatile semiconductor storage device comprises a memory cell 100 containing first and second MONOS memory cells, and a plurality of memory cell array regions.例文帳に追加

不揮発性半導体記憶装置は、第１，第２のＭＯＮＯＳメモリセルを有するメモリセルを１００、複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

A semiconductor memory includes a first memory cell provided in an even-numbered column j, and a second memory cell provided in an odd-numbered column (j+1).例文帳に追加

本発明の例に関わる半導体メモリは、偶数カラムｊ内に配置される第１メモリセルと、奇数カラムｊ＋１内に配置される第２メモリセルとを備える。 - 特許庁

The memory cell with the first address and the memory cell with the second address are not adjacent to each other in at least row and column directions in the memory array 2.例文帳に追加

第１のアドレスのメモリセルと第２のアドレスのメモリセルとは、メモリアレイ２内では少なくとも行方向および列方向において隣接しない。 - 特許庁

One memory area is logically divided into a first memory region 61 and a second memory region 62 by managing an address used as a dividing point.例文帳に追加

１つのメモリ領域を、分割点とするアドレスを管理することにより、論理的に第１のメモリ領域６１と第２のメモリ領域６２とに分ける。 - 特許庁

The information which is transmitted from a first memory section 104 beforehand and stored in a second memory section 105, is held so as to be independent of the memory in the first memory section 104 (i.e., without rewriting after reading out from the first memory section 104) and to be capable of rapidly reading out externally at any time.例文帳に追加

第１の記憶部１０４から既に転送されて第２の記憶部１０５に記憶された情報は、第１の記憶部１０４の記憶とは独立して（第１の記憶部１０４から読み出されて以降には書き換えられることなく）、しかも外部への迅速な読み出しがいつでも可能なように保持されている。 - 特許庁

When one threshold level out of the plurality of threshold level is written in a first memory cell in the memory cell array, a slightly lower threshold level than the original threshold level is written, when write is not performed continuously for a second memory cell being adjacent to the first memory cell, the original threshold level is written in the first memory cell.例文帳に追加

制御回路は、メモリセルアレイ内の第１のメモリセルに複数の閾値レベルのうちの１つの閾値レベルを書き込むとき、本来の閾値レベルより僅かに低い閾値レベルに書き込み、第１のメモリセルと隣接する第２のメモリセルに連続して書き込みが行なわれない場合、第１のメモリセルに本来の閾値レベルを書き込む。 - 特許庁

The nonvolatile semiconductor memory device 1 includes a first element isolating/insulating region 42 extending in a first direction, a second element isolating/insulating region 42 different from the first element isolating/insulating region 42, a first memory cell 2, and a second memory cell 15.例文帳に追加

第１方向に延伸する第１素子分離絶縁領域４２と、その第１素子分離絶縁領域４２と異なる第２素子分離絶縁領域４２と、第１メモリセル２と、第２メモリセル１５とを具備する不揮発性半導体記憶装置１を構成する。 - 特許庁

Second lines (DBL), which come from the same film as that of the first lines along the first axis, are located only in the first region and are connected with the first ends of the memory cells so as to be separated between the respective adjacent memory cells.例文帳に追加

第２配線（DBL）は、第１軸に沿い、第１配線と同じ膜に由来し、第１領域内のみに位置し、複数のメモリセルの第１端と接続され、隣接するメモリセル同士の間で分断されている。 - 特許庁

A first voltage is applied to the first word line, and a second voltage different from the first voltage and corrected based on a difference in width between the first memory cell and the second memory cell is applied to the second word line.例文帳に追加

前記第１ワード線に第１電圧が印加され、前記第２ワード線に前記第１メモリセルの幅と前記第２メモリセルの幅との差に基づき補正された前記第１電圧と異なる第２電圧が印加される。 - 特許庁

A control circuit executes writing of the same data simultaneously for a first memory cell connected to a first bit line of the first block and a second memory cell connected to the first bit line of the second block.例文帳に追加

制御回路は、第１のブロックの第１のビット線に接続された第１のメモリセル、および、第２のブロックの第１のビット線に接続された第２のメモリセルに対して、同時に同じデータの書き込み動作を実行する。 - 特許庁

A semiconductor memory device 1 includes a first memory 10 having a first buffer 12 that receives a first clock and performs input/output of data and a second memory 20 having a second buffer 22 that performs input/output of data.例文帳に追加

半導体記憶装置１は、第１のクロックを受け、かつデータの入出力を行う第１のバッファ１２を有する第１のメモリ１０と、データの入出力を行う第２のバッファ２２を有する第２のメモリ２０とを含む。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

After the pixel signal of the first color pixels placed in the second row at columns different from those of the first row is stored in an address in the row memory section wherein the first color of the first row in the row memory section is stored, the pixel signal is read through the first output signal line.例文帳に追加

第２の行において第１の行とは異なる列に配置された第１の色の画素の画素信号を、行メモリー部内の第１の行の第１の色が蓄積されていた位置に蓄積した後、第１の出力信号線に読み出す。 - 特許庁

To make accessible to a second memory based on the deviation of access timing or difference of data driving ability when an information processor is provided with a first memory and the second memory equipped with a memory space overlapping the memory space of the first memory.例文帳に追加

情報処理装置が第１メモリと該第１メモリのメモリ空間と重複するメモリ空間を備えた第２メモリとを具備する場合に、アクセスタイミングのずれまたはデータ駆動能力の違いにより第２メモリに対するアクセスを可能とした情報処理装置および情報処理装置におけるメモリアクセス方法を提供することを目的とする。 - 特許庁

This system is equipped with a mirror memory circuit 30 in which data write/read is executed, as with a memory circuit 11, based on a first data to be sent from a memory control circuit 12 to the memory circuit 11, and a signal sampling circuit 20 that stores the first data and a second data read out from the mirror memory circuit 30 in a sampling memory circuit 40.例文帳に追加

メモリ制御回路１２からメモリ回路１１へ送られるべき第１データに基づいてメモリ回路１１と同様にデータの書込／読出が行われるミラーメモリ回路３０と、この第１データ及びミラーメモリ回路３０から読み出される第２データをサンプリングメモリ回路４０に記憶させる信号サンプリング回路２０とを備える。 - 特許庁

The storage system is used which is provided with a main storage having a main memory area, a first sub storage having a first sub memory area and a second sub storage having a second sub memory area.例文帳に追加

正記憶領域を有する正記憶装置と、第１副記憶領域を有する第１副記憶装置と、第２副記憶領域を有する第２副記憶装置と、を備えるストレージシステムを用いる。 - 特許庁

The first and the second memory cell blocks are arranged along the direction being parallel to a column of the memory cell, the common pre-amplifier/write-driver is arranged between the first and the second memory cell blocks.例文帳に追加

前記第１と第２のメモリセルブロックは、前記メモリセルの列と平行な方向に沿って配列されており、前記共通プリアンプ／ライトドライバは、前記第１と第２のメモリセルブロックの間に配置されている。 - 特許庁

An asynchronous first-in-first-out (ASYNC FIFO) buffer coupled to the memory module reads data from the memory module in response to a feedback signal generated by feeding back the memory clock signal to the ASYNC FIFO buffer.例文帳に追加

メモリモジュールに接続された非同期先入れ先出しバッファはメモリクロック信号をバッファにフィードバックすることによって生成されるフィードバック信号に応答してメモリモジュールからデータを読み取る。 - 特許庁

The memory device 1 with a biometric authentication function includes a first memory 10, a second memory 20, a control part 30, a biological information acquisition part 40, and a first external interface part 50.例文帳に追加

本発明の生体認証機能付きメモリー装置１は、第１のメモリー１０と、第２のメモリー２０と、制御部３０と、生体情報取得部４０と、第１の外部インターフェース部５０と、を含む。 - 特許庁