「first memory」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A first DMA controller 32 controls data transfer between a first memory 13 on the side of a first bus 11 and a FIFO memory 31, and a second DMA controller 33 controls data transfer between a second memory 23 on the side of a second bus 21 and the FIFO memory 31.例文帳に追加

第１ＤＭＡコントローラ３２は第１バス１１側の第１メモリ１３とＦＩＦＯメモリ３１との間でのデータ転送を制御し、第２ＤＭＡコントローラ３３は第２バス２１側の第２メモリ２３とＦＩＦＯメモリ３１との間でのデータ転送を制御する。 - 特許庁

When the memory circuit is not in operation , the arbitration circuit allows memory access to the memory circuit in response to the first or second timing signal of the first or second port, and, when the memory circuit is in operation, the arbitration circuit enables memory access to the memory circuit corresponding to the first or second timing signal in response to the memory operation end signal.例文帳に追加

上記調停回路は、上記メモリ回路が非動作状態のときは上記第１又は第２ポートの上記第１又は第２タイミング信号に対応して上記メモリ回路のメモリアクセスを可能とし、上記メモリ回路が動作状態のときには上記メモリ終了信号を待って上記第１又は第２タイミング信号に対応した上記メモリ回路のメモリアクセスを可能とする。 - 特許庁

Using an assignment changeover circuit, the semiconductor memory stores the first data in the first real memory cell group and stores the second data in the second real memory cell group in a first error correction mode, and stores real data that has different assignment from the first data in the first real memory cell group and stores real data that has different assignment from the second data in the second real memory cell group in a second error correction mode.例文帳に追加

半導体メモリは、割り当て切り替え回路を用いて、第１エラー訂正モード中に、第１データを第１リアルメモリセル群に記憶し、第２データを第２リアルメモリセル群に記憶し、第２エラー訂正モード中に、第１データと割り当てが異なるリアルデータを第１リアルメモリセル群に記憶し、第２データと割り当てが異なるリアルデータを第２リアルメモリセル群に記憶する。 - 特許庁

The memory system (12) is provided with the plurality of memory storage elements (28), an address spare module (30) coupled with the plurality of memory storage elements (28) and can be operated so as to map a first address of a first prescribed memory location to a second address of a second prescribed memory location.例文帳に追加

メモリシステム（１２）は、複数のメモリ記憶素子（２８）と、複数のメモリ記憶素子（２８）に連結されたアドレススペアモジュール（３０）と、を備え、第１の所定のメモリロケーションの第１のアドレスを第２の所定のメモリロケーションの第２のアドレスにマッピングするように動作可能である。 - 特許庁

To provide a semiconductor memory device having first and second memory architectures with different structures as memory architectures being able to constitute and in which either of the first and the second memory architectures can be selected by option processing, and a memory system utilizing the device.例文帳に追加

構成可能なメモリアーキテクチャとして、相異なる構造の第１及び第２メモリアーキテクチャを含み、オプション処理により第１及び第２メモリアーキテクチャのうち何れか一つが選択できる半導体メモリ装置及びこれを利用したメモリシステムを提供する。 - 特許庁

A first memory cell provided with a first selection transistor and a first memory capacitor and a second memory cell provided with a second selection transistor and a second memory capacitor are provided, the first selection transistor is an n-type channel transistor, the second selection transistor is a p-type transistor, and the memory cell is formed in an SOI board having an insulation layer.例文帳に追加

第１の選択トランジスタと第１のメモリキャパシタを備えた第１のメモリセルと、第２の選択トランジスタと第２のメモリキャパシタを備えた第２のメモリセルを設け、前記第１の選択トランジスタはｎ形チャネルトランジスタであり、前記第２の選択トランジスタはｐ形チャネルトランジスタであり、前記メモリセルは、絶縁層を有したＳＯＩ基板内に形成する。 - 特許庁

This memory device includes a first memory array block in which programmed memory cells are arranged and a second memory array block in which programmable and erasable memory cells are arranged.例文帳に追加

メモリセルのうちプログラムされたメモリセルが配列される第１群のメモリアレイブロックとメモリセルのうちプログラム及び消去可能なメモリセルが配列される第２群のメモリアレイブロックとを含む複数のメモリセルが配列されるメモリ装置。 - 特許庁

The memory element has a memory cell (202) electrically-communicating with a node (A), when first voltage is applied to the memory cell, the memory element is operated so as to indicate a binary value concerning data stored in the memory cell during read-out operation.例文帳に追加

メモリ素子は、ノード（Ａ）と電気通信するメモリセル（２０２）を有し、第１の電圧がメモリセルに印加されたとき、読出し動作中にメモリセルに記憶されたデータと関連した２進値を示すように動作する。 - 特許庁

When plural memory cells in a memory cell array 1 are successively selected and write-in of data is performed in a NOR type flash memory, plural memory cells are divided into a first group and a second group.例文帳に追加

ＮＯＲ型フラッシュメモリにおいて、メモリセルアレイ１内の複数のメモリセルを順次選択してデータの書き込みを行う際、複数のメモリセルを第１のグループと第２のグループに分ける。 - 特許庁

Memory runners 7, 7' are retained at the same positions when memory locks 9, 9' are engaged with holes 8, 8' of memory rails 3, 3' even if first springs 33, 33' separate from the memory runners 7, 7'.例文帳に追加

第１スプリング（３３，３３’）がメモリーランナー（７，７’）と離反してもメモリーロック（９，９’）がメモリーレール（３，３’）の孔（８，８’）に係合しているときは、同位置にメモリーランナー（７，７’）は保持される。 - 特許庁

A block selecting circuit makes the first memory cell block to substitute for the defective memory cell block when defect occurs in one or more memory block out of the second memory cell block.例文帳に追加

ブロック選択回路は前記第２メモリセルブロックのうち一つまたはそれより多いメモリセルブロックに欠陥が生じる時に、前記欠陥メモリセルブロックを前記第１メモリセルブロックに代替する。 - 特許庁

The first memory section 111 and the second memory section 112 store the header of the ATM cell data and the third memory section 113 and the fourth memory section 114 store the information (payload).例文帳に追加

ＡＴＭセルデータのヘッダは、第１メモリ部１１１および第２メモリ部１１２に格納され、情報（ペイロード）は、第３メモリ部１１３および第４メモリ部１１４に格納される。 - 特許庁

A first and a second data caches SDC and PDC hold data which is read from a selected memory cell of the memory cell array and data which is written into a selected memory cell of the memory cell array.例文帳に追加

第１、第２のデータキャッシュＳＤＣ、ＰＤＣは、メモリセルアレイの選択されたメモリセルから読み出されたデータ、及びメモリセルアレイの選択されたメモリセルに書き込まれるデータを保持する。 - 特許庁

When the detected memory charge level of the selected memory element is smaller than that of the first reference memory element, the detected memory charge level is compared with that of the second reference memory element (step S2), and the selected memory element is in a state 1 or 2.例文帳に追加

選択されたメモリ素子の検出されたメモリ電荷レベルが、第１基準メモリ素子のそれより小さいとき、検出されたメモリ電荷レベルが第２基準メモリ素子と比較され（ステップＳ２）、選択されたメモリ素子は、状態１又は２のいずれかである。 - 特許庁

This memory control method includes a step of starting a duplication function in a processor 125, a step of transmitting vacant data instructions from a new memory(memory B) to a processor 125 and a step of duplicating the application data from a first old memory(memory A) to the new memory.例文帳に追加

本方法はプロセッサ１２５におけるデュプリケーション機能を起動するステップと、新メモリ（メモリＢ）からプロセッサ１２５へ空きデータ指示を送信するステップと、第１の旧メモリ（メモリＡ）から新メモリへ、アプリケーション・データを複製するステップと、を含む。 - 特許庁

Data are first read in step S4, when data are written in a phase-change memory.例文帳に追加

相変化メモリにデータを書込む際にステップＳ４で一旦データを読出す。 - 特許庁

In the first measurement, the measurement data is stored in the memory 41 as it is.例文帳に追加

１回目の測定では測定データをそのままメモリ４１に記憶させる。 - 特許庁

A first memory stores data to be printed by the image formation apparatus.例文帳に追加

第１メモリは、画像形成装置による印字についてのデータを記憶する。 - 特許庁

The first and second memory strings are provided on a principal surface of a semiconductor layer.例文帳に追加

第１、第２メモリストリングは、半導体層の主面上に設けられる。 - 特許庁

Fingerprint data of plural persons are previously stored in a first memory part 3.例文帳に追加

第１のメモリ部３には複数人の指紋データを予め格納してある。 - 特許庁

The cell unit comprises a memory string, a first transistor, a second transistor, and a diode.例文帳に追加

セルユニットは、メモリストリング、第１トランジスタ、第２トランジスタ、及びダイオードを備える。 - 特許庁

The correction processing section 15co reads the first-fourth gains from the memory section 16.例文帳に追加

補正処理部１５ｃｏは第１〜第４のゲインをメモリ部１６から読出す。 - 特許庁

The semiconductor memory device includes a first electrode and second electrode.例文帳に追加

本発明の半導体メモリ素子は第１電極及び第２電極を含む。 - 特許庁

This member holds the virtual address at which the first byte of the segment resides in memory. 例文帳に追加

このメンバは、セグメントの先頭バイトがあるメモリの仮想アドレスを保持する。 - JM

A semiconductor memory device comprises a semiconductor substrate 1 having a first surface.例文帳に追加

半導体記憶装置は、第１面を有する半導体基板１を含む。 - 特許庁

Each of the memory cells includes first and second resistance elements connected in series.例文帳に追加

各メモリセルは直列接続された第１及び第２の抵抗素子を含む。 - 特許庁

I want you to think back to your first memory after you died.例文帳に追加

あなたが死んだ後、復活した時の 最初の記憶が蘇れば何よりね。 - 映画・海外ドラマ英語字幕翻訳辞書

This circuit is provided with a memory cell block, a first decoder 16, and a second decoder 18.例文帳に追加

メモリセルブロックと、第１デコーダ１６と、第２デコーダ１８とを備えている。 - 特許庁

The decoupled first portion of the memory is relocated to an address of a second range.例文帳に追加

分離されたメモリの第１部分は、第２範囲のアドレスに再配置される。 - 特許庁

At this time, the selector 7 respectively applies chip enable CE0-CE4 to a first standard memory 1, a second standard memory 2, and each first - third extended slot 3-5.例文帳に追加

このときセレクタ７は、チップイネーブルCE0〜CE4を、第１標準メモリ１、第２標準メモリ２および第１乃至第３の各拡張スロット３〜５にそれぞれ与える。 - 特許庁

The system includes an apparatus comprising a first terminal coupled between first and second memory cells, and a second terminal coupled to the second memory cell.例文帳に追加

本システムは、第１及び第２メモリセルの間に接続された第１端子と、前記第２メモリセルに接続された第２端子とを有する装置を包含する。 - 特許庁

The first slide member 23 guides the first memory card, and the second slide member 24 guides the second memory card, to make them insert into or pulled out from the card housing part.例文帳に追加

第１のスライド部材２３は、第１のメモリーカードを案内し、第２のスライド部材２４は、第２のメモリーカードを案内して、カード収納部に出し入れさせる。 - 特許庁

The first writing load circuit and the second writing load circuit simultaneously perform writing to a memory cell in the first block and a memory cell in the second block, respectively.例文帳に追加

第１書き込み負荷回路及び第２書き込み負荷回路は、第１ブロック内のメモリセル及び第２ブロック内のメモリセルにそれぞれ同時に書き込みを行う。 - 特許庁

To provide a DMA controller capable of performing DMA(Direct Memory Access) transfer at high speed by using a burst mode even without mounting a FIFO(First In, First Out) memory.例文帳に追加

ＦＩＦＯメモリを実装しなくてもバーストモードを用いて高速にＤＭＡ転送を行なうことが可能なＤＭＡコントローラを提供すること。 - 特許庁

The buffer memory further stores a defective address of the main memory, and the first data conversion part stores defect information in an address of the first table corresponding to the defective address.例文帳に追加

さらに、バッファメモリは、メインメモリの欠陥アドレスを格納し、第１データ変換部は、欠陥アドレスに対応する第１テーブルのアドレスに欠陥情報を格納する。 - 特許庁

A memory substrate 11 comprises a substrate 111, a memory cell 112, a peripheral circuit region 113, a first dielectric layer 114, and a first metal layer 115.例文帳に追加

メモリ基板１１は、基板１１１と、メモリセル１１２と、周辺回路領域１１３と、第１誘電体層１１４と、第１金属層１１５と、を有する。 - 特許庁

First data attributed to the group GP1 is written in the non-volatile memory at a frequency lower than the updating frequency of the first data on the volatile memory.例文帳に追加

グループＧＰ１に帰属する第１のデータは、揮発性メモリ上での第１のデータの更新頻度よりも低い頻度で、不揮発性メモリに書き込まれる。 - 特許庁

The memory is a first-in first-out (FIFO buffer or addressable memory and the interface 13 is integrated on the same die as the image sensor.例文帳に追加

前記メモリは、先入れ先出し（ＦＩＦＯ）バッファ、または、アドレス可能メモリであり、このインタフェース１３は、前記画像センサと同一のダイ上に集積される。 - 特許庁

The semiconductor device has a first memory part, a second memory part and a determination part, and a first signal and a second signal are input to the determination part.例文帳に追加

本発明の半導体装置は、第１記憶部と、第２記憶部と、判定部とを有し、判定部には第１信号と第２信号とが入力される。 - 特許庁

A first bit line is connected to a first input/output terminal of a memory cell and a second bit line to a second input/output terminal of the memory cell.例文帳に追加

メモリセルの第１入出力端子に第１ビット線を接続すると共に、メモリセルの第２入出力端子に第２ビット線を接続する。 - 特許庁

The first memory multiplexes the second data according to time sharing, stores the second data in different regions, and outputs stored data in response to a first memory enabling signal.例文帳に追加

第１メモリは第２データを時間的にマルチプレクスして相異なる領域に保存し、第１メモリイネーブル信号に応答して保存されたデータを出力する。 - 特許庁

The first data read from the first memory 241 and the second data read from the second memory 242 are input to the exclusive OR circuit 243.例文帳に追加

第１のメモリ２４１から読み出された第１のデータと、第２のメモリ２４２から読み出された第２のデータは排他的論理和回路２４３に入力される。 - 特許庁

A multiprocessor data processing system includes at least first and second coherency domains, where the first coherency domain includes a system memory and a cache memory.例文帳に追加

マルチプロセッサ・データ処理システムは、少なくとも第１コヒーレンシ・ドメインおよび第２コヒーレンシ・ドメインを含み、第１コヒーレンシ・ドメインはシステム・メモリおよびキャッシュ・メモリを含む。 - 特許庁

A memory cell 12 is formed on a semiconductor substrate 11, and a first wiring layer 14 is formed on the memory cell 12 via a first interlayer insulating film 13.例文帳に追加

半導体基板１１にメモリセル１２が形成され、メモリセル１２上に第１層間絶縁膜１３を介して第１配線層１４が形成される。 - 特許庁

To disclose an integrated circuit memory device having a first column memory cell electrically connected to a pair of first bit lines and a bit line precharge/selection circuit.例文帳に追加

一対の第１ビットラインとビットラインプリチャージ／選択回路に電気的に接続される第１カラムメモリセルを有する集積回路メモリ装置を開示する。 - 特許庁