「first memory」に関連した英語例文の一覧と使い方(111ページ目) - Weblio英語例文検索

The player for playing an information recording disk 2, on which an audio signal and one or more still-pictures associated with the audio signal are recorded as still-picture information for one group, is provided with a still-picture buffer memory 8 having twice as much storage capacity as that of the still-picture information for one group and having first and second storage areas.例文帳に追加

オーディオ信号と、それに関連付けられた１枚以上の静止画を１グループ分の静止画情報として記録する情報記録円盤２を再生する再生装置において、前記１グループ分の静止画情報の記憶容量の二倍以上の容量を有し、第一及び第二の記憶領域を有する静止画バッファメモリ８を設ける。 - 特許庁

The error correction code decoding device is used, for storing the repetitive number of repetitions of operation for completing decoding processing by a decoder into a memory (second storage means) of the decoder before the first storage means is full with input data, so that the control means controls the decoding processing using the number of repetitions of operation.例文帳に追加

第１の記憶手段が入力データで一杯になる前に、復号器による復号処理が完了するための繰り返し演算回数を復号器のメモリ（第２の記憶手段）に記憶し、制御手段がこの繰り返し演算回数を用いて復号処理を制御することを特徴とする誤り訂正符号復号装置を用いる。 - 特許庁

For the purpose of attaining a high integration of the flash memory to increase a coupling ratio of an interpolysilicon insulating film formed between polysilicons with use for floating and control gates, a second polysilicon film 18 for the floating gate is formed not by etching using a mask but by depositing a first polysilicon film 16 thereunder and selectively growing it.例文帳に追加

フラッシュメモリで高集積化を達成して、フローティングゲートとコントロールゲートに用いられるポリシリコンの間に構成されたインタポリ絶縁膜のカップリング比を高めるために、フローティングゲート用第２ポリシリコン膜１８をマスクを用いた蝕刻で形成せずに、下部に第１ポリシリコン膜１６を蒸着してこれを選択的に成長させ第２ポリシリコン膜を形成する。 - 特許庁

The controller 30 includes a memory 32 which stores a first correction that is used to correct the output of the current sensor 11 when performing charge to the battery B from outside the vehicle and a second correction that is used to correct the output of the current sensor 11 when running the vehicle, using the power of the battery B.例文帳に追加

制御装置３０は、バッテリＢに対して車両外部から充電を行なう際に電流センサ１１の出力を補正するのに用いる第１の補正値と、バッテリＢの電力を用いて車両を走行させる際に電流センサ１１の出力を補正するのに用いる第２の補正値とを記憶する記憶部３２を含む。 - 特許庁

The forming method of an alpha aluminum oxide layer, along with a manufacturing method of a memory element which utilizes the same, includes a first step for forming an amorphous aluminum oxide layer on a lower part film, a second step for forming a crystalline auxiliary layer on the amorphous aluminum oxide layer, and a third step for crystallizing the amorphous aluminum oxide layer.例文帳に追加

下部膜上に非晶質アルミニウム酸化物層を形成する第１ステップと、非晶質アルミニウム酸化物層上に結晶質補助層を形成する第２ステップと、非晶質アルミニウム酸化物層を結晶化する第３ステップと、を含むことを特徴とするアルファアルミニウム酸化物層の形成方法及びそれを利用したメモリ素子の製造方法である。 - 特許庁

A processor 110 performs the steps of: acquiring question data 131 for showing a question number and a question, and answer data 132 for showing the question number and an answer; extracting the question number from the question data; extracting the answer corresponding to the question number from the answer data; and storing a first correspondence relationship 134 between the question number and the answer in memory 130.例文帳に追加

プロセッサ１１０は、問題番号と問題とを示すための問題データ１３１と問題番号と解答とを示すための解答データ１３２とを取得し、問題データから問題番号を抽出し、解答データから問題番号に対応する解答を抽出し、問題番号と解答との第１の対応関係１３４をメモリ１３０に記憶する。 - 特許庁

Each block Bi is provided with an erasion load decoding circuit 4 outputting positive voltage to a first drive line connected to a substrate region of a block selected at the time of erasion of data and a negative voltage decoding circuit 5 outputting negative voltage to a second drive line connected to a control gate of a memory cell of a block selected at the time of erasion of data.例文帳に追加

各ブロックＢｉ毎に、データ消去時に選択されたブロックの基板領域につながる第１の駆動線に正電圧を出力する消去負荷デコード回路４と、データ消去時に選択されたブロックのメモリセルの制御ゲートにつながる第２の駆動線に負電圧を出力する負電圧デコード回路５とが設けられる。 - 特許庁

A block processing deciding section 203 determines whether motion vector search processing is to be performed by the MV search processing section 204 or the motion vector search result of the second block referred to from the block attribute/MV search result storage memory 202 is to be used on the basis of the attributes of the first block and the second block detected by the block attribute detecting section 201.例文帳に追加

ブロック処理判定部２０３は、ブロック属性検出部２０１が検出した第１のブロックの属性及び第２のブロックの属性に基づき、ＭＶ探索処理部２０４により動きベクトル探索処理を行うか、ブロック属性・ＭＶ探索結果記憶メモリ２０２より参照する第２のブロックの動きベクトル探索結果を用いるかを決定する。 - 特許庁

This method is adapted to detect start of a dive executed within the portable electronic device 1 which has at least a first operation mode and a second operation mode called dive mode, and includes, particularly, a pressure sensor 5 measuring the value of a circumferential pressure P and an electronic circuit 2 including a time base 4 and at least one memory area 7 and 8 and processing the measurement result.例文帳に追加

少なくとも第１の動作モードとダイブ・モードと呼ばれる第２の動作モードとを有し、特に、周囲圧力（Ｐ）の値を測定する圧力センサ（５）と、タイム・ベース（４）と少なくとも１つのメモリ領域（７、８）とを含む、前記測定の結果を処理する電子回路（２）とを含む携帯電子デバイス（１）内での実施する潜水開始を検出する方法である。 - 特許庁

When an underrun is detected, recording is temporarily interrupted at the latter half part (point (B)) of the second sync frame 42 from the head of an ECC block 30, and data from the first half part (point (A)) of the second sync frame 42 from the head of the ECC block 30 to timing (point (C)) when the underrun is detected are stored in the buffer memory.例文帳に追加

アンダーランが発生したことを検出したときには、ＥＣＣブロック３０の先頭から２番目のシンクフレーム４２の後半部分（点（Ｂ））で記録を一時的に中断し、バッファメモリ内にはＥＣＣブロック３０の先頭から２番目のシンクフレーム４２の前半部分（点（Ａ））からアンダーランを検出したタイミング（点（Ｃ））までのデータを蓄積しておく。 - 特許庁

A control circuit that controls access to a memory cell according to an inputted command, a transfer mode setting circuit that holds a transfer mode, the address pin to which an address is inputted and outputted in a first transfer mode and data is inputted and outputted in a second transfer mode, and a switching circuit that switches a connection destination of the address pin according to transfer modes, are provided.例文帳に追加

入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、転送モードを保持する転送モード設定回路と、第１の転送モード時にアドレスが入出力され、第２の転送モード時にデータが入出力されるアドレスピンと、転送モードに応じてアドレスピンの接続先を切り替える切り替え回路とを有する。 - 特許庁

Upon receipt of an incoming call in an automatic telephone answering mode, the network is connected, a video phone transmits a reply image and voice data stored in advance in a memory 202 to the communication opposite party in order to inform the communication opposite party that the video phone is in an automatic telephone answering mode and receives first image data, and a communication time timer 203 starts counting time.例文帳に追加

留守録モードで着呼があると、回線を接続し、通信の相手にテレビ電話装置が留守番モード状態であることを知らせるために、予めメモリ２０２に蓄積された応答画像及び音声のデータを通信相手に送信すると同時に、１枚目の受信画像データを受信し、通信時間タイマ２０３がカウントを開始する。 - 特許庁

This temperature sensor 10 using the shape memory alloy comprises the strip unit 2 having the aggregate of U-shaped individual staples having both legs 3 and 4, and has a predetermined first shape at the critical temperature or more or has an arbitrary second shape at the critical temperature or less.例文帳に追加

形状記憶合金を利用した温度センサー１０において、両脚部３、４を有する一つのＵ字形ステップル１の集合体にてなるストリップユニット２で構成されるが、その臨界温度以上においては所定の第１形状を有するようになし臨界温度以下においては任意の第２形状を有することを特徴とする。 - 特許庁

A semiconductor memory device is provided with a first gate electrode 105 which is formed in removed parts 102A of the active side and is surrounded by a device separating insulating film 102 which directly insulates it and forms difference in level and the height of which is equal to or smaller than that of the device separating insulating film 102 and a second gate electrode 107 which is further selectively formed on the first gate electrode 105.例文帳に追加

半導体記憶装置において、アクティブ側の一部１０２Ａが除去されるとともに、ゲート電極を直接絶縁する素子分離絶縁膜１０２と、前記アクティブ領域と前記素子分離絶縁膜１０２により形成される段差部分に埋設されるとともに、その高さが前記素子分離絶縁膜１０２の高さと同一以下に形成される第１のゲート電極１０５と、この第１のゲート電極１０５上に更に選択的に形成される第２のゲート電極１０７とを具備する。 - 特許庁

The control circuit of the semiconductor device sets the constant current so as to change stepwise by changing second data in a state where the second data is output as trimming data to a multiplexer, extracts the second data corresponding the time when the logic of the comparative result signal is reversed and stores the extracted second data in a memory circuit as first data.例文帳に追加

半導体装置の制御回路は、マルチプレクサに第２のデータをトリミングデータとして出力させる状態で、第２のデータを変化させることにより定電流を段階的に変化するように設定し、比較結果信号の論理が反転した時に対応する第２のデータを抽出し、この抽出した第２のデータを記憶回路に第１のデータとして記憶させる。 - 特許庁

A parameter table which describes in time series control data corresponding to a voltage to be applied respectively on ion transport constituent elements such as a first stage quadrupole, a multiple pole ion guide arranged in a collision cell, and a third stage quadrupole is generated at a data generating part 400 constructed of a CPU, and is held in a table holding part 411 being an external memory by DMA transmission.例文帳に追加

第１段四重極、コリジョンセル内に配設された多重極イオンガイド、第３段四重極などのイオン輸送構成要素にそれぞれの印加する電圧に対応した制御データを時系列的に記述したパラメータテーブルをＣＰＵにより構成されるデータ生成部４００で生成し、ＤＭＡ転送で外部メモリであるテーブル保持部４１１に保持する。 - 特許庁

The imaging apparatus 1 recognizes a part similar to the imaging object from the focus image data (first image data) of the imaging object stored prior to imaging in a memory 17 for a focus image and image data (second image data) which are the image of an imaging range acquired from an imaging part 11 at the time of focusing before imaging, and performs control so as to focus on the recognized image part.例文帳に追加

撮像装置１は、焦点画像用メモリ１７に撮像に先立って格納される撮像対象の焦点画像データ（第１画像データ）と、撮像前の合焦時において撮像部１１から取得される撮像範囲の画像である画像データ（第２画像データ）とから当該撮像対象と類似する部分を認識し、その認識された画像部分に合焦するように制御する。 - 特許庁

A first lock control means 36 having a linking groove 39 making the locking and unlocking operations possible during the setting or inputting the information is arranged in a rotatable and unlinking manner with the linking groove 39 in the memory button 19 as well as a secondlock control means 43 arranged in a linking and unlinking manner with the linking groove 39 and linked to any change in an operation handle 60 of the door.例文帳に追加

記憶ボタン１９に連係して係合かつ回動可能に配置され、かつ情報の設定または入力時に施解錠作動を制御可能にした係止溝３９を有する第１のロック制御手段３６を有し、係止溝３９に係脱可能に配置され、かつドアの操作ハンドル６０の変位に連係させた第２のロック制御手段４３とを備えたボタン錠である。 - 特許庁

Setting information that makes the one first I/O terminal different for each chip is registered in the group of registers, so that each chip memory inputs or outputs data by using a different I/O terminal number for each chip, so that I/O compression tests by the I/O compression circuits can be performed concurrently in parallel in the plurality of chips without a bus fight.例文帳に追加

前記レジスタ群に、前記一つの第１のＩ／Ｏ端子をそれぞれチップ毎に異ならせる設定情報を登録することにより、各チップメモリは、チップ毎に異なるＩ／Ｏ端子の番号を使用してデータを入力または出力することにより、バスファイトすることなく複数のチップにおいて同時並行して前記Ｉ／Ｏ圧縮回路によるＩ／Ｏ圧縮テストを可能とした。 - 特許庁

A computer-implemented method for selecting a biological subsequence for input to a query for identification of a predetermined biological sequence, comprises steps of:selecting with a processor-implemented process a subsequence from biological sequence data stored in memory; andsubmitting the subsequence in a query to identify the predetermined biological sequence with a first predetermined confidence level.例文帳に追加

所定の生物学的配列の同定のためにクエリーへのインプットのための生物学的サブ配列を選択するためのコンピュータ実施方法で、メモリー中に記憶された生物学的配列データからサブ配列を、プロセッサ実行プロセスで選択するステップ、および該配列をクエリーへ供し、第１所定信頼水準で該所定の生物学的配列を同定するステップを含む、方法。 - 特許庁

In an embodiment, a graphics processing unit analyzes a frame group of video data by using at least one first processing core of plural processing cores to detect features of the video data, and applies a process associated with the detected features of the video data to audio data on a memory by using at least one second processing core of the plural processing cores.例文帳に追加

実施形態によれば、グラフィクスプロセッシングユニットは、複数のプロセッシングコア内の少なくとも一つの第１プロセッシングコアを用いてビデオデータのフレーム群を解析して前記ビデオデータの特徴を検出すると共に、前記複数のプロセッシングコア内の少なくとも一つの第２プロセッシングコアを用いて、メモリ上のオーディオデータに前記検出されたビデオデータの特徴に関連付けられた加工を施す。 - 特許庁

The first memory cell array contains a lower electrode 38 formed in a striped shape, an upper electrode 36 formed in the striped shape in the direction crossed with the electrode 38, the ferroelectric capacitors 34 arranged at least at the crossed section of the electrode 38 and the electrode 36, and a buried insulating layer 32 formed between the mutual capacitors 34.例文帳に追加

第１メモリセルアレイは、ストライプ状に形成された下部電極３８と、下部電極３８と交叉する方向にストライプ状に形成された上部電極３６と、下部電極３８と、上部電極３６との、少なくとも交叉部分に配置される強誘電体キャパシタ３４と、強誘電体キャパシタ３４の相互間に形成された埋め込み絶縁層３２とを含む。 - 特許庁

The control part 110 outputs a control signal RSP for establishing a pull-up voltage level of the data terminal SDA at a low voltage level in the m-th clock cycle (m is an integer of 1≤m≤n), among the first to n-th clock cycles (n is an integer of ≥2) input to the clock terminal SCK, corresponding to ID information of the memory device 100.例文帳に追加

制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）のクロックサイクルにおいて、プルアップされたデータ端子ＳＤＡの電圧レベルを低電位レベルに設定するための制御信号ＲＳＰを出力する。 - 特許庁

Before allocating a new instance of a needed data structure from free memory, a web services application first determines whether the shared pool already contains a currently unused but allocated instance of a data structure of the needed type, and, if the shared pool does, then the web service application uses that instance, overwriting existing data in the instance as needed.例文帳に追加

必要なデータ構造の新たなインスタンスをフリー・メモリから割り当てる前に、ウェブ・サービス・アプリケーションはまず、必要なタイプのデータ構造の現在使用されていないが割り当てられているインスタンスを共有プールが既に含んでいるか否かを判定し、共有プールが含んでいる場合、ウェブ・サービス・アプリケーションは、インスタンスにおける既存のデータを必要に応じて上書きして、前述のインスタンスを使用する。 - 特許庁

The voltage regulator for the dynamic random access memory is further provided with a circuit for generating a reference voltage from a voltage supplied from the outside, an amplifier for amplifying the reference voltage by a gain larger than one unit to generate an internal supply voltage to be used by first and second buses, and a control logic for generating a control signal to control the amplifier.例文帳に追加

また、本発明のダイナミックランダムアクセスメモリ用の電圧レギュレータは、外部から供給された電圧から基準電圧を生成する回路と、第１バス及び第２バスで利用可能な内部供給電圧を生成するために、１単位よりも大きなゲインで基準電圧を増幅するための増幅器と、 増幅器を制御するための制御信号を生成する制御ロジックと、を有している。 - 特許庁

A VMM 20 generates a shadow PT 140 inhibiting a privilege memory requiring read/write emulation from being read and written using an RSV bit, and the shadow PT 140 and a second PT 170 that a second OS 40 running on a first OS 30 has are registered with an x86-compatible CPU having a page exception detecting function using two PTs.例文帳に追加

ＶＭＭ２０が、読み書きのエミュレーションを要する特権メモリに対してＲＳＶビットを用いて読み書きを禁止したシャドウＰＴ１４０を生成し、２つのＰＴを用いるページ例外検出機能を備えたｘ８６互換ＣＰＵに、当該シャドウＰＴ１４０と、第１のＯＳ３０上で稼動する第２のＯＳ４０が有する第２のＰＴ１７０を登録する。 - 特許庁

In the time difference filter 75, a second subtractor 85 finds a difference between an image signal of a past screen read from a peripheral area image memory 84 and an image signal of a present screen and a movement generation quantity calculator 89 calculates first data indicating generation quantity generated in accordance with the size of an area where an object in a peripheral detection area 46 is held.例文帳に追加

時間差分フィルタは、周辺領域画像メモリ８４から読み出された過去の画面の画像信号と現在の画面の画像信号との差分を第２の減算器８５で求め、動き発生量算出器８９で周辺検出領域４６内における対象物がかざされている領域の大きさに応じて発生する発生量を示す第１のデータを算出する。 - 特許庁

The optical motion detection circuit includes a plurality of optical detectors 10, each of which has output, a memory including a reference frame with a digitized output value of an optical detector and a digitized sample frame of the optical detector obtained next to the reference frame and a comparison frame is further correlated to the sample frame to confirm motions of the directions of the first and the second axes.例文帳に追加

光学式動き検出動回路は、それぞれ出力を有する複数の光検出器１０と、光検出器のディジタル化された出力値の基準フレームと、基準フレームの次に得られる光検出器のディジタル化されたサンプル・フレームとを含むメモリを含み、さらに、比較フレームがサンプル・フレームと相関付けられて、第１の軸と第２の軸の方向の動きを確認する。 - 特許庁

The first priority encoder circuit of the associative memory is equipped with a priority modification part which masks hit flags of higher order side flag registers corresponding to words of higher order than the top priority word specified by a top priority specification part 31 on the priority defined fixedly in a priority encoder 35 and transmits the purport that hit flags are not stored in flag registers corresponding to high order words to the priority encoder 35.例文帳に追加

プライオリティエンコーダ３５において固定的に定められている優先順位上、最優先指定部３１で指定された最優先のワードよりも上位のワードに対応する上位側フラグレジスタのヒットフラグをマスクして、プライオリティエンコーダ３５に上位のワードに対応するフラグレジスタにはヒットフラグが格納されていない旨伝達する優先順位変更部を備える。 - 特許庁

A pixel driving part PX of a liquid crystal display device includes a memory circuit having a transistor T1 having its gate connected to a signal line 20 and first and second holding capacitors which are charged to positive and negative source voltages to hold the data signal as analog driving voltages with the positive polarity and negative polarity and connected to the source and drain of the transitor T1, respectively.例文帳に追加

液晶表示装置の画素駆動部ＰＸは信号線２０にゲートを接続したトランジスタＴ１、並びにデータ信号を正極性および負極性のアナログ駆動電圧として保持するために正および負の電源電圧にチャージしてトランジスタＴ１のソースおよびドレインにそれぞれ接続される第１および第２の保持容量Ｃ１，Ｃ２を持つメモリ回路を含む。 - 特許庁

The second portable telephone k2 copies the encoded music data 16 and the copyright information 17 from the first portable telephone k1, calls the copyright information 17 to the music information server 17, receives a second encrypted contents key 180 based on a second peculiar ID 190 from the music information server 10 and records it on the memory card MM together with the purchase mark 170.例文帳に追加

第２の携帯電話ｋ２は、第１の携帯電話ｋ１から暗号化音楽データ１６と著作権情報１７をコピーし、著作権情報１７を音楽情報サーバ１０へ通話し、音楽情報サーバ１０から第２の固有ＩＤ１９０に基づいた第２の暗号化コンテンツキー１８０を受信し、購入マーク１７０と共にメモリカードＭＭに記録する。 - 特許庁

The first memory cell array 30 includes a lower electrode 36 formed into a stripe shape, an upper electrode 38 formed in a stripe shape in a direction intersecting the lower electrode 36, a ferroelectric capacitor 34 arranged at the intersecting portion of the lower electrode 36 and the upper electrode 38, and an embedded insulation layer 32 formed between the ferroelectric capacitors 34.例文帳に追加

第１メモリセルアレイ３０は、ストライプ状に形成された下部電極３６と、下部電極３６と交叉する方向にストライプ状に形成された上部電極３８と、下部電極３６と、上部電極３８との、少なくとも交叉部分に配置される強誘電体キャパシタ３４と、強誘電体キャパシタ３４の相互間に形成された埋め込み絶縁層３２とを含む。 - 特許庁

A memory peripheral circuit generates a first voltage (drain voltage Vd) and a second voltage (gate voltage Vg), applies Vd to the second source-drain region SBL and Vg to the word line WL during the data writing operation, and implants the hot-electron HE secondarily generated due to collision by electrolytic dissociation to the charge accumulating film CHS from the side of the second source-drain region SBL.例文帳に追加

メモリ周辺回路は、データの書き込み時に、第１の電圧（ドレイン電圧Ｖｄ）と第２の電圧（ゲート電圧Ｖｇ）を生成し、Ｖｄを第２のソース・ドレイン領域ＳＢＬにＶｇをワード線ＷＬに印加し、電離衝突に起因して２次的に発生させたホットエレクトロンＨＥを第２のソース・ドレイン領域ＳＢＬ側から電荷蓄積膜ＣＨＳに注入させる。 - 特許庁

In procedure of reading out data written in a ferroelectric capacitor CFe of a ferroelectric memory cell MFe, first voltage for increasing quantity of polarization of the ferroelectric capacitor CFe is applied to the ferroelectric capacitor CFe, after that, a series of read-out voltage for inducing a potential in accordance with the data in a bit line BL is applied to the ferroelectric capacitor CFe.例文帳に追加

強誘電体メモリセルＭＦｅの強誘電体キャパシタＣＦｅに書き込まれたデータを読み出す手順において、強誘電体キャパシタＣＦｅの分極量を増加させるための第１の電圧を、強誘電体キャパシタＣＦｅに印加し、そのあとに、上記データに応じた電位をビットラインＢＬに誘起させるための一連の読み出し電圧を、強誘電体キャパシタＣＦｅに印加する。 - 特許庁

This device comprises a monocrystal substrate having an almost flat surface, a first surface region on the flat surface having a silicon on insulator region, a second surface region on the flat surface which is a monocrystal bulk region, an embeded logic device which is formed in the silicon on insulator region, an embedded memory device which is formed in the monocrystal bulk region, and a trench in the bulk monocrystal region.例文帳に追加

ほぼ平坦な面を有する単結晶基板と、シリコン・オン・インシュレータ領域を有する、平坦面上の第１の面領域と、単結晶バルク領域である、平坦面上の第２の面領域と、シリコン・オン・インシュレータ領域内に形成された埋込み論理デバイスと、単結晶バルク領域内に形成された埋込みメモリ・デバイスと、バルク単結晶領域内のトレンチとを備える。 - 特許庁

A recording thin film 3 is formed between a first electrode 1 and a second electrode 4, and a memory element 10 contains any one from among elements Cu, Ag and Zn with its size as 70 nm or less, at a layer 2 containing at least oxygen and rare earth in the recording thin film 3 that is within or adjacent to the recording thin film 3.例文帳に追加

第１の電極１と第２の電極４との間に記憶用薄膜３が挟まれて構成され、この記憶用薄膜３に少なくとも酸素と希土類元素とを有して成り、記憶用薄膜３内もしくは記憶用薄膜３と接している層２に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、素子サイズが７０ｎｍ以下である記憶素子１０を構成する。 - 特許庁

This correction information creating device is provided with a storage control part 123 for making a memory 116 store the number of pixels from defective pixels 602 included in an imaging element 107 existing just before in the reading direction (y direction) of the imaging element 107 and pixels read first in the reading direction (y direction) and information indicating the necessity/non-necessity of correction while associated with each other.例文帳に追加

補正情報作成装置は、撮像素子１０７に含まれる各欠陥画素６０２について、撮像素子１０７の読み出し方向（ｙ方向）において直前に存在する、欠陥画素６０２及び読み出し方向（ｙ方向）において最初に読み出される画素からの画素数と、補正の要否を示す情報と、を関連付けてメモリ１１６に記憶させる記憶制御部１２３を備える。 - 特許庁

The SONOS memory element comprising a semiconductor substrate, an insulating film formed on the semiconductor substrate, an active layer formed on a predetermined region of the insulating film and defined into a source, a drain, and a channel region, and first and second side gate laminations stacked on each of both sides of the channel region and the method for manufacturing the same.例文帳に追加

半導体基板、前記半導体基板上に形成された絶縁膜、前記絶縁膜の所定領域上に形成されてソース、ドレイン及びチャンネル領域に区画された活性層及び前記チャンネル領域の両側面にそれぞれ積層された第１及び第２サイドゲート積層物を備えることを特徴とするＳＯＮＯＳメモリ素子及びその製造方法による。 - 特許庁

The air gap estimation device of the electromagnetic actuator contains a constant voltage applying means to apply the constant voltage to an exciting coil, a memory means to memorize time series date of a current generated in the exciting coil by applying the constant voltage, and a threshold setting means to measure a saturated current from the time series data and set a first threshold value and a second threshold for the saturated current value.例文帳に追加

電磁アクチュエータのエアギャップ推定装置で、励磁コイルに定電圧を印加する定電圧印加手段と、定電圧の印加により励磁コイルに発生する電流の時系列データを記憶する記憶手段と、時系列データから飽和電流値を計測し、この飽和電流値に対して第１の所定割合の第１閾値と第２閾値を設定する閾値設定手段とを含む。 - 特許庁

When the non- coincidence is detected, concerning pixels around that pixel, a first discrimination part 30 acquires an average reference pixel value operated by a computing element 28 through a memory 29c and discriminates any one of main image data and sub image data more separated from the average reference pixel value contain noises, and according to this discriminated result, the second discrimination part 31 performs selection of image data.例文帳に追加

不一致が検出された場合、第１判定部３０は、当該画素の周辺画素について演算器２８により演算された参照画素平均値をメモリ２９ｃを介して取得し、メイン画像データまたはサブ画像データのうち参照画素平均値から離れている方がノイズを含むと判定し、第２判定部３１はこの判定結果に従って画像データの選択を行う。 - 特許庁

In this picture processor, one part of data read from a DRAM 4 being an outside memory connected with a shared bus 2 connecting plural processors 1A and 1B in parallel is segmented by a funnel shifter 31 being a first segmenting circuit, and the segmented data are segmented by a second segmenting circuit, and written through local buses 6A and 6B in the processor in local memories 7A and 7B.例文帳に追加

この発明は、複数のプロセッサ１Ａ、１Ｂを並列接続する共有バス２に接続された外部メモリのＤＲＡＭ４から読み出したデータの一部を第１の切り出し回路となるファネルシフタ３１により切り出し、切り出したデータを第２の切り出し回路により切り出し、前記プロセッサ内のローカルバス６Ａ、６Ｂを介してローカルメモリ７Ａ，７Ｂに書き込むように構成される。 - 特許庁

The control means 6 displays, when the timer operation is set and stored in either one of the first and second memory means 9 and 10, this timer set content on the display means 5, and successively displays the respective timer set contents when the timer operation is set and stored in both of the means 9 and 10.例文帳に追加

このとき、制御手段６は、第１および第２のタイマ動作記憶手段９および１０のいずれか一方にタイマ動作が設定記憶されているときは、そのタイマ設定内容を表示手段５に表示させ、第１および第２のタイマ動作記憶手段９および１０の両者にタイマ動作が設定記憶されているときは、それぞれのタイマ設定内容を表示手段５に、逐次表示させる。 - 特許庁

The memory management device accesses the physical pages correlated with the logical pages according to the contents of the TLB 13, and periodically replaces the contents of the first physical page corresponding to the logical page indicated by the maximum access frequency index with the contents of the second physical page indicated by the minimum deterioration index to correlate the second physical page with the logical page.例文帳に追加

当該メモリ管理装置は、このＴＢＬ１３の内容に応じて論理ページに対応付けられる物理ページをアクセスすると共に、最大のアクセス頻度指標で示される論理ページに対応する第１の物理ページの内容と、最小の劣化指標で示される第２の物理ページの内容とを定期的に入れ替え、当該論理ページに当該第２の物理ページを対応付ける。 - 特許庁

The individual difference information stored in the IC memory 26 is injection response delay information indicating at least an injection response delay time from the start of injection of fuel from the nozzle hole to a time when the pressure detected by the pressure sensor 20a is varied due to the start of fuel injection or a first parameter required for calculating the injection response delay time.例文帳に追加

そして、ＩＣメモリ２６に記憶させる前記個体差情報を、噴射孔からの燃料噴射開始から、その燃料噴射開始に伴う圧力センサ２０ａの検出圧力の変動が生じる時までの噴射応答遅れ時間、及びその噴射応答遅れ時間を算出するのに必要な第１パラメータの少なくとも一方を表した噴射応答遅れ情報とする。 - 特許庁

The SPC combined apparatus discriminates the region of the image of the original required for copying and printout on the basis of the image data generated by a first reading operation by the scanner section and decides whether or not all the image data corresponding to the image are contained in a memory area to revise the processing for the copying and printout on the basis of the decision result.例文帳に追加

ＳＰＣ複合装置において、スキャナ部による１回目の読み取り動作によって生成された画像データに基づいて、コピー印刷に必要とする原稿の画像の領域判定を行うとともに、該画像に対応する全ての画像データが前記メモリ領域に収まるか否かを判定して、その判定結果に基づいてコピー印刷のための処理を変更する。 - 特許庁