「first memory」に関連した英語例文の一覧と使い方(102ページ目) - Weblio英語例文検索

When an image data file acquired from a digital still camera 100 is stored in a memory card 12A, the image browsing apparatus 11 resizes a data size resulting from the number of record pixels of the digital still camera 100 to a data size that corresponds to the number of display pixels of a first indicator 13.例文帳に追加

画像閲覧装置１１は、デジタルスチルカメラ１００から取得した画像データファイルをメモリカード１２Ａに記憶するとき、デジタルスチルカメラ１００の記録画素数に起因するデータサイズを、第１の表示器１３の表示画素数に応じたデータサイズにリサイズ処理する。 - 特許庁

An image processing circuit 34 corrects colors of a display image illuminated in the first lighting state in the live view mode to have colors nearly the same as those of a photographic image illuminated in the second lighting state, based upon data stored in a memory 125.例文帳に追加

画像処理回路３４は、第１の点灯状態で照明したライブビューモード時の表示画像の色を、メモリ１２５に記憶されたデータに基いて、上記第２の点灯状態で補助光を照明した撮影画像の色と略同等になるよう補正する。 - 特許庁

In a data processor 10, first to fourth arithmetic processing parts 16, 18, 20, and 22 execute instructions read from an instruction memory 12, and output information related with a time required for processing to be executed up to the synchronizing point to a system controller 28.例文帳に追加

データ処理装置１０において、第１〜４演算処理部１６、１８、２０、２２は、それぞれ命令メモリ１２から読み込んだ命令を実行するとともに、同期ポイントまでに実行すべき処理の所要時間に関する情報をシステム制御装置２８に出力する。 - 特許庁

The memory control means permits the access to the protective area when receiving the request of the access by the first access request means, and inhibits the access to the protective area when receiving the request of the access by the second access request means.例文帳に追加

前記メモリ制御手段は、前記第１のアクセス要求手段によるアクセスの要求を受け付けたときには、前記保護領域へのアクセスを許可し、前記第２のアクセス要求手段によるアクセスの要求を受け付けたときには、前記保護領域へのアクセスを禁止する。 - 特許庁

A receiving part 2 periodically searches for a frequency band used by a broadcasting station, an electric field intensity detecting part 3 detects the electric field intensities of received frequencies, and frequencies whose electric field intensities are high are sequentially stored in a first preset memory 8.例文帳に追加

受信部２が、放送局が使用する周波数帯域を定期的にサーチし、電界強度検出部３が、受信した周波数の電界強度を検出し、受信した周波数の中で電界強度の高い周波数を第１のプリセットメモリ８に順次記憶する。 - 特許庁

A read/write issuing order control part 24 reads the read which is request stored earliest in the read request storage means or the write request stored in the write request storage means earliest according to results by the first address match detecting means and outputs it to a main memory 3.例文帳に追加

リード／ライト発行順序制御部２４は、第一アドレス一致検出手段の結果に応じて、リードリクエスト記憶手段に最も早く記憶されたリードリクエスト、または、ライトリクエスト記憶手段に最も早く記憶されたライトリクエストを読み出し、メインメモリ３に出力する。 - 特許庁

A control part 11 extracts first block data including data with a difference between two frame images memorized in an image memory to compute an amount of voice data to be transmitted at a time and a maximum amount of image data to be transmitted consequently after the voice data.例文帳に追加

制御部１１は、画像メモリーに記憶された２つのフレーム画像間に差分のあるデータを含む第１ブロックデータを抽出し、一度に送信すべき音声データのデータ量と、その音声データに続けて送信すべき画像データの最大データ量とを算出する。 - 特許庁

When normally receiving any one of the first registration request signal, the second registration request signal and a registration completion signal in a registration mode, the communication control part 21 records a reception history, to that effect as a communication history, in a memory 21M.例文帳に追加

また、登録モードにおいて通信制御部２１は、第１登録要求信号、第２登録要求信号及び登録完了信号のうちの何れかを正常に受信した際にはその旨を示す受信履歴を通信履歴としてメモリ２１Ｍに記録する。 - 特許庁

A controller 11 of a karaoke machine 1 first reproduces a model voice for every singing section, then allows a speaker 17 to release the accompaniment sound expressed with the accompanied data memoried in the accompanied data memory region 121 for every singing section, thereby performing karaoke accompaniment.例文帳に追加

カラオケ装置１の制御部１１は、まず、お手本音声を歌唱区間毎に再生し、次いで、伴奏データ記憶領域１２１に記憶された伴奏データの表す伴奏音を、歌唱区間毎にスピーカ１７に放音させることによってカラオケ伴奏を行う。 - 特許庁

Also, a plurality of memory cells are connected to bit lines, the bit lines are connected to the second level shifter at a second connection point, while coupled to parallel sense amplifiers, write-in buffers, and first and second diodes, and connected to data input/output pins through these.例文帳に追加

また、複数のメモリセルをビットラインに接続し、該ビットラインは第２接続ポイントにおいて第２レベルシフターに接続するとともに、並列するセンサー増幅器と、書き込みバッファと、及び第１、第２ダイオードにカップリングし、これらを介してさらにデータ出入力ピンに接続する。 - 特許庁

In this case, the extracting means RET extracts the position information from a memory MEM and provides position information LOC-A1 to LOCA6 to the first determining device DET1.例文帳に追加

第１の決定手段（ＤＥＴ１）は、サービス手段（ＳＰ）によって開始信号（ＩＮＩＴ）が受信されたときに、事前定義された規則と、取り出された１つまたは複数の位置情報（ＬＯＣ−Ａｉ）とに基づいて、位置情報（ＬＯＣ−Ａ２）を選択するように構成されている。 - 特許庁

This device has a diving depth measuring means measuring diving depth at least at the time of diving, a display means displaying the measured depth, an outer light quantity measuring means measuring a quantity of outer lights before diving and at the time of diving, and a first memory circuit storing the information detected by the outer light quantity measuring means.例文帳に追加

その項目のうち透明度は、ダイバーが潜った最大深度において、水面を見上げ、水面が見えたか見えないかという曖昧、かつ不正確な方法で計測し、さらにそれをダイバー自身が記憶しなければならないという不具合があった。 - 特許庁

To provide a control device of electric equipment for a vehicle and a control method therefor capable of easily carrying out the inspection of the whole of a memory part with respect to a microcomputer in which a first program of different content is installed while securing the reliability of the operation of the microcomputer.例文帳に追加

内容の異なる第１のプログラムがインストールされたマイクロコンピュータに対して記憶部全体の検査を容易に行え、マイクロコンピュータの動作の信頼性を確保することができる車両用電装部品の制御装置およびその制御方法を提供する。 - 特許庁

A frame memory 2 stores each frame of consecutive image data from an imaging device 1, and with one frame of image data stored therein as a source image, a first arithmetic unit 3 sets a plurality of small blocks so that an area corresponding to each small block is located on the next frame.例文帳に追加

撮像装置１からの画像データをフレームごとにフレームメモリ２に記憶し、ここに記憶された１フレームの画像データを原画像として、第１の演算装置３で複数の小ブロックを分割し、次のフレームから各小ブロックと対応する領域を特定する。 - 特許庁

When it is discriminated that the device information corresponding to the type identification information is stored in the first or second device information storage means, the device information is acquired and set in an interface means for accessing the flash memory.例文帳に追加

第１又は第２のデバイス情報記憶手段に、当該品種識別情報に対応するデバイス情報が格納されていると判別した場合、当該デバイス情報を取得し、当該デバイス情報を前記フラッシュメモリにアクセスするためのインターフェース手段に設定する。 - 特許庁

Based on the brightness signal stored in the memory unit 12, a brightness signal processing unit 13 detects a change of brightness along a vertical direction of a first brightness change detection region A and a change of brightness along a horizontal direction of a second brightness change detection region B.例文帳に追加

次に、輝度信号処理部１３が、記憶部１２に記憶されている輝度信号に基づいて、第１の輝度変化検出領域Ａの垂直方向に沿った輝度変化と第２の輝度変化検出領域Ｂの水平方向に沿った輝度変化とを検出する。 - 特許庁

This female fastener 1 made of a shape memory resin comprises a first configuration 1 having a female screw part 3 formed in the inner surface of a screw hole 2 and a second configuration from which a fastening function developed by heating the fastener to a predetermined temperature or higher is eliminated.例文帳に追加

形状記憶性樹脂製雌型締結体１は、ねじ穴２の内面に形成された雌ねじ部３を有する第１形態１と、所定温度以上に加温されることにより発現する締結機能が消失した第２形態１ａとを有する。 - 特許庁

First circuits 54 and 55, which form writing control signals S5W that vary in accordance with the horizontal and the vertical synchronization frequencies of input video signal S11, and a memory 43 into which the signals S11 are written by the signals S5W, are provided.例文帳に追加

入力映像信号Ｓ11の水平及び垂直の同期周波数に対応して変化する書き込み制御信号Ｓ5Wを形成する第１の回路５４、５５と、書き込み制御信号Ｓ5Wにより、入力映像信号Ｓ11が書き込まれるメモリ４３とを設ける。 - 特許庁

The resetting circuit is a circuit for initializing the internal clock of a semiconductor memory device, and provided with an external voltage detector for detecting the level of an external voltage to generate a first resetting signal, and a second resetting signal generator for generating a second resetting signal by subjecting a predetermined external signal applied from the outside and the first resetting signal to a logical operation.例文帳に追加

本発明のリセット回路は、半導体メモリ装置の内部回路を初期化するための回路であって、外部電圧のレベルを検出して第１リセット信号を発生させる外部電圧検出器及び外部から印加される所定の外部信号と第１リセット信号とを論理演算して第２リセット信号を発生させる第２リセット信号発生器を備える。 - 特許庁

Two inverters respectively composed of first conductivity type driving transistors Qn1 and Qn2 and second conductivity type load transistors Qp1 and Qp2 which are electrically connected in series between a first power supply voltage feeder line VSS and a second power supply voltage feeder line VSS and of which gates are connected in common and cross-connecting input and output are included in each memory cell.例文帳に追加

第１の電源電圧供給線ＶＤＤと第２の電源電圧供給線ＶＳＳとの間に電気的に直列接続されてゲートが共通に接続された第１導電型の駆動トランジスタＱｎ１,Ｑｎ２と第２導電型の負荷トランジスタＱｐ１,Ｑｐ２とからそれぞれが構成され、入力と出力が交叉して接続された２つのインバータをメモリセルごとに有する。 - 特許庁

The memory cell MC has a triple well structure of: a first conductive type upper layer well PWEL formed on a second conductive type depth layer well DNWL; a second conductive type annular upper layer well NWEL1 surrounding it; and a first conductive type upper layer well and uppermost layer impurity regions (P, N) formed on the second conductive type annular upper layer well.例文帳に追加

メモリセルＭＣは、第２導電型の深層ウェルＤＮＷＬ上に形成された第１導電型の表層ウェルＰＷＥＬ及びそれを囲む第２導電型の環状表層ウェルＮＷＥＬ１と、第１導電型の表層ウェル及び第２導電型の環状表層ウェルに形成された最表層不純物領域（Ｐ，Ｎ）とのトリプルウェル構造を有する。 - 特許庁

A method of operating a memory cell, having a first biasing device for reducing a negative charge in a charge capture structure, and a second biasing device which has the tendency of inducing a balanced charge tunneling between a gate and the charge capture structure and between the charge capture structure and a channel, and comprising the step of applying a first procedure (normally elimination) for establishing a low threshold state.例文帳に追加

電荷捕獲構造内の負の電荷を低減する第１のバイアス装置と、ゲートと電荷捕獲構造との間、および電荷捕獲構造とチャネルとの間に、平衡電荷トンネリングを誘起する傾向がある第２のバイアス装置を含む、低しきい値状態を確立するために第１の手順（通常は消去である）を適用するステップを含むメモリ・セルを動作させるための方法。 - 特許庁

The storage device 11 comprises a controller 16 including an interface 20 and an MPU 21 and configured so that a device driver 17-2 for starting a second access mode 26-2 defined differently from a first access mode can be transferred through the interface when connected to the outside by the first access mode 26-1 through the interface; and a semiconductor memory 16 storing the device driver.例文帳に追加

記憶装置１１は、インターフェイス２０とＭＰＵ２１とを備え、前記インターフェイスを介して第１アクセスモード２６−１により外部と接続する際に、前記第１アクセスモードと別定義である第２アクセスモード２６−２を起動するデバイスドライバ１７−２を前記インターフェイスを介して転送可能に構成されたコントローラ１６と、前記デバイスドライバを格納した半導体メモリ１５とを具備する。 - 特許庁

The method for programming the NAND-type flash memory device comprises a first process for applying first voltage to one or more unselected wordlines, a second process for applying a predetermined bitline voltage to an unselected bitline, and a third process for applying a second voltage to the un-selected wordlines and applying a third voltage to a selected wordline out of the wordlines.例文帳に追加

ナンド型フラッシュメモリ装置で、プログラミング法は、ワードラインのうち一つ以上の非選択のワードラインに第１電圧を印加する第１過程と、ビットラインのうち非選択のビットラインに所定のビットライン電圧を印加する第２過程と、前記非選択のワードラインには第２電圧、前記ワードラインのうち選択されたワードラインには第３電圧を印加する第３過程とを備える。 - 特許庁

The wireless terminal includes storing base station position information in a memory; receiving a signal from the first base station; determining a time for transmitting an access signal to the second base station, based on the stored position information indicating the position of the first base station to which a signal to be received by the wireless terminal is transmitted; and transmitting the access signal at a determined time.例文帳に追加

メモリに基地局位置情報を格納することと、第１の基地局からの信号を受信することと、無線端末が受信する信号が送信される前記第１の基地局の位置を示す格納された位置情報によって、アクセス信号を第２の基地局へ送信する時間を決定することと、前記決定された時間において、前記アクセス信号を送信することを備える。 - 特許庁

The temperature control circuit 92 is provided with: a storage part 13 which stores a first preset temperature being a preset temperature of the warming part 91 and a second preset temperature set to be lower than the preset temperature; and a control unit 6 which repeatedly controls the temperature of the warming part 91 to the first preset temperature and the second preset temperature which are stored in the memory part 13.例文帳に追加

温度制御回路９２は、加温部９１の設定温度である第１の設定温度と、この設定温度よりも低く設定してなる第２の設定温度とを記憶してなる記憶部１３と、加温部９１の温度を記憶部１３に記憶してなる第１の設定温度と第２の設定温度とに繰り返し制御する制御部６とを備えている。 - 特許庁

A termination voltage port for receiving a termination voltage, a data input-output port, a first terminating resistance one end of which is connected to the data input-output port, and a switch for selectively connecting the termination voltage port and the other end of the first terminating resistance in response to a termination enable signal constitute the ODT circuit of a synchronous memory device.例文帳に追加

終端電圧を受信する終端電圧ポートと、データ入出力ポートと、前記データ入出力ポートに一端が連結される第１終端抵抗と、終端イネーブル信号に応答して前記終端電圧ポートと前記第１終端抵抗の他の一端とを選択的に連結するスイッチとで同期式メモリ装置のＯＤＴ（Ｏｎ−Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ）回路を構成する。 - 特許庁

A defect memory 63 stores normal defect information related to the pixel defect concerning a CCD 42 when the CCD 42 is set to have the first light reception sensitivity, and highly-sensitive defect information related to the pixel defect concerning the CCD 42 when the CCD 42 is set to have a second light reception sensitivity which is higher than the first light reception sensitivity.例文帳に追加

ＣＣＤ４２を第一の受光感度に設定したときのＣＣＤ４２についての画素欠陥に関する情報である通常欠陥情報と、ＣＣＤ４２を第一の受光感度よりも高感度である第二の受光感度に設定したときのＣＣＤ４２についての画素欠陥に関する情報である高感度欠陥情報とを欠陥メモリ６３に記憶させておく。 - 特許庁

The semiconductor device comprises a memory cell transistor 2 and a peripheral circuit Vcc system transistor 3 having a trench 7 for isolating elements and a thermal oxide film 10 of first thickness, and a peripheral circuit Vpp system transistor 4 including a thermal oxide film 9 of second thickness thicker than the first thickness formed before the trench 7 is formed.例文帳に追加

本発明に係る半導体装置は、素子間を分離するトレンチ７と、第１の厚みの熱酸化膜１０を有するメモリセルトランジスタ２および周辺回路Ｖｃｃ系トランジスタ３と、第１の厚みよりも大きい第２の厚みを有しトレンチ７の形成前に形成された熱酸化膜９と熱酸化膜１０とを含む周辺回路Ｖｐｐ系トランジスタ４とを備える。 - 特許庁

While the drive circuit carries a current to the storage element through the access transistor by applying a voltage between the bit line BL and the plate line in the first operation of writing and erasure of data to the memory cell MC, applies a voltage opposite to the voltage in the first operation between the well and the plate line PL in the second operation of the writing and the erasure of the data.例文帳に追加

駆動回路は、メモリセルＭＣへのデータの書き込みと消去の一方（第１動作）でビット線ＢＬとプレート線との間に電圧を印加することによって前記アクセストランジスタを介して前記記憶素子に電流を流し、データの書き込みと消去の他方（第２動作）においては、第１動作での前記電圧と逆向きの電圧を前記ウェルと前記プレート線ＰＬとの間に印加する。 - 特許庁

The storage device 1000 for recording digital data comprises a first recording medium 1100 as a semiconductor memory with a copy right protecting function, a second recording medium 1200 as a large capacity hard disk, and a host controller 1300 for controlling communication with external host equipment and controlling the first recording medium 1100 and the second recording medium 1200.例文帳に追加

ディジタルデータを記録する記憶装置１０００は、著作権保護機能を持つ半導体メモリである第１の記録媒体１１００と、大容量ハードディスクである第２の記録媒体１２００と、外部ホスト機器との通信制御及び第１の記録媒体１１００の制御及び第２の記録媒体１２００の制御を行うホストコントローラ１３００とを備えている。 - 特許庁

Two inverters respectively composed of first conductivity type driving transistors Qn1, Qn2 and second conductivity type load transistors Qp1, Qp2 which are electrically connected in series between a first power supply voltage feeder VSS and a second power supply voltage feeder VSS and of which gates are connected in common and cross-connecting inputs and outputs are included in each memory cell.例文帳に追加

第１の電源電圧供給線と第２の電源電圧供給線ＶＳＳとの間に電気的に直列接続されてゲートが共通に接続された第１導電型の駆動トランジスタＱｎ１,Ｑｎ２と第２導電型の負荷トランジスタＱｐ１,Ｑｐ２とからそれぞれが構成され、入力と出力が交叉して接続された２つのインバータをメモリセルごとに有する。 - 特許庁

At least a first pixel value indicating a parameter in the case of obtaining the film image is extracted from the histogram and at least partially based upon the first pixel value, a specific correction curve and a prescribed corrected pixel value are selected out of a plurality of nonlinear correction curves for relating source pixel values stored in a memory for each of parameters in advance to corrected pixel values.例文帳に追加

フィルム画像が得られた時の変数を示す少なくとも一つの第１の画素値をヒストグラムから抽出し、第１の画素値に少なくとも部分的に基づいて、種々の変数毎に予めメモリ中に記憶されている原画素値を補正画素値へと関連づける複数の非線形補正曲線の中から特定の補正曲線と、所定の補正画素値を選択する。 - 特許庁

When non-contact communication session is started between an IC card access device 300 and an IC card 100, first data are written in a memory 104 in an IC card 100 in a first communication mode as secure data communication, and second data are transmitted through an IC card 100 to an information processing terminal 200 in a second communication mode as non-secure data communication.例文帳に追加

本発明に係るＩＣカードアクセス装置３００は、ＩＣカード１００との間の非接触通信セッションを開始した際に、セキュアなデータ通信である第１の通信モードによって、ＩＣカード１００内のメモリ１０４に第１のデータを書き込み、非セキュアなデータ通信である第２の通信モードによって、ＩＣカード１００を介して、第２のデータを情報処理端末２００に送信する。 - 特許庁

The control section 21 in the printer compares a first identification information registered in a certification-printing information storage memory 23 with a second identification information acquired from the non-contact IC card 3 by user's approaching, and if it is judged that they are correspondent each other, the printing data corresponding to the first identification information are read and output to a printing control section 26.例文帳に追加

プリンタ内のジョブ制御部２１は、認証印刷情報格納メモリ２３に登録されている第一の識別情報と非接触型ＩＣカード３からユーザ接近により今回取得した第二の識別情報とを照合して、対応すると判断した場合は第一の識別情報に対応する印刷データを読み出して印刷制御部２６に対して出力する。 - 特許庁

A step for forming a first insulating film on the semiconductor substrate in the nonvolatile memory transistor region, a step for forming a second insulating film on the first insulating film, a step for forming a third insulating film on the second insulating film, and a step for forming a fourth insulating film on the substrate in the MOS field effect transistor region, are processed simultaneously.例文帳に追加

不揮発性メモリトランジスタ領域の半導体基板上に第１の絶縁膜を形成する工程と第１の絶縁膜上に第２の絶縁膜を形成する工程と第２の絶縁膜上に第３の絶縁膜を形成する工程とＭＯＳ電界効果トランジスタ領域の半導体基板上に第４の絶縁膜を形成する工程とを同時に行う。 - 特許庁

The region 4000 comprises a nonvolatile memory transistor 400 of a split gate structure, the region 1000 comprises a first voltage transistor 100 which is operated at a first voltage level, the region 2000 comprises a second voltage transistor 200 which is operated at a second voltage level, and the region 3000 comprises a third voltage transistor 300 which is operated at a third voltage level.例文帳に追加

メモリ領域4000は、スプリットゲート構造の不揮発性メモリトランジスタ400を含み、第１のトランジスタ領域1000は、第１の電圧レベルで動作される第１の電圧型トランジスタ100を含み、第２のトランジスタ領域2000は、第２の電圧レベルで動作される第２の電圧型トランジスタ200を含み、第３のトランジスタ領域3000は、第３の電圧レベルで動作される第３の電圧型トランジスタ300を含む。 - 特許庁

A memory comprises: a volume comprising a phase change material; a first transistor coupled with the volume comprising the phase change material for accessing a first storage location in the volume comprising the phase change material; and a second transistor coupled with the volume comprising the phase change material for accessing a second storage location in the volume comprising the phase change material.例文帳に追加

メモリは、相変化材料から成るボリュームと、上記相変化材料から成るボリューム内の第１の記憶場所にアクセスするために上記相変化材料から成るボリュームに結合されている第１のトランジスタと、上記相変化材料から成るボリューム内の第２の記憶場所にアクセスするために上記相変化材料から成るボリュームに結合されている第２のトランジスタと、を含んでいる。 - 特許庁

A processor connected to the memory is operable to receive opposite orders of the transaction products from opposed traders, to fill the display portions of the first and second transaction orders in a receiving order, and to exclusively provide at least a part of the opposite orders to the first trader within a settable period of time after filling the display portion of the second transaction order.例文帳に追加

メモリに接続されるプロセッサは、当該取引プロダクトの反対注文を相対するトレーダーから受け付け、受け付けた順序により第１及び第２取引注文の表示部分を充填し、第２取引注文の表示部分の充填後、設定可能な期間に第１トレーダーに反対注文の少なくとも一部を排他的に提供するよう動作可能である。 - 特許庁

The nonvolatile memory cell is built by using a variable resistance element which is composed of a variable resistance layer 11 changing its resistance by the applied voltage and a first electrode 104 and a second electrode 102 sandwiching the variable resistance layer 11; and a capacitor 12 which has an insulator layer 105 between the first electrode 104 or the second electrode 102 and the third electrode 106.例文帳に追加

印加される電圧パルスに従って抵抗値が変化する抵抗変化層１１と、抵抗変化層１１を挟む第１の電極１０４および第２の電極１０２と、を備える抵抗変化型素子と、第１の電極１０４または第２の電極１０２が第３の電極１０６の間に絶縁膜１０５を備えるキャパシタ１２から形成される不揮発性メモリセルである。 - 特許庁

The nonvolatile semiconductor memory comprises a word gate 14 formed on a semiconductor substrate 10 via a first gate insulating layer 12, a source region or a drain region 16, 18 formed on the semiconductor substrate 10, and side wall-shaped first and second control gates 20, 30 formed along one side surface and the other side surface of the word gate, respectively.例文帳に追加

不揮発性半導体記憶装置は半導体基板１０上に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、半導体基板１０に形成されたソース領域またはドレイン領域１６，１８と、ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成されたサイドウォール状の第１および第２コントロールゲート２０，３０と、を有する。 - 特許庁

The method for forming the memory cell array comprises the step of forming a first floating gate region 42 between isolation regions 45 in a semiconductor substrate, the step of selectively forming a second floating gate region 48 only on the first floating gate region 42, the step of forming a dielectric layer 51 on at least the second floating gate region 48, and the step of forming a control gate layer 52 on the dielectric layer 51.例文帳に追加

アレイの形成方法は、半導体基板内のアイソレーション領域45間に、第1浮遊ゲート領域42を形成するステップと、第1浮遊ゲート領域42上のみに、第2浮遊ゲート領域48を選択的に形成するステップと、少なくとも第2浮遊ゲート領域48上に誘電層51を形成するステップと、誘電層51上に制御ゲート層52を形成するステップとを含む。 - 特許庁

The NMOS transistor non-volatile semiconductor memory includes: first and second n-type diffusion layers 21, 22 formed as a source and a drain in a p-type silicon layer 20; a gate electrode 50 formed on a channel region CNL between the first and second n-type diffusion layers 21, 22 via an insulating film 30; and the charge storage layer 40 formed in the insulating film 30.例文帳に追加

ＮＭＯＳトランジスタ型の不揮発性半導体メモリは、Ｐ型シリコン層２０中にソース／ドレインとして形成された第１及び第２Ｎ型拡散層２１，２２と、第１及び第２Ｎ型拡散層２１，２２に挟まれたチャネル領域ＣＮＬ上に絶縁膜３０を介して形成されたゲート電極５０と、その絶縁膜３０中に形成された電荷蓄積層４０とを備える。 - 特許庁

A controller 46 drives and controls a stepping motor 30, stores the intensity of optical energy detected by a photo detector 36 in a memory 48, extracts the position of a first moving mirror 28 where the light intensity is maximum from its stepwise moving positions, and drives the stepping motor 30 to automatically adjust the position of the first moving mirror 28 for maximum light intensity.例文帳に追加

制御装置４６は、ステッピングモータ３０を駆動制御すると共に、受光素子３６で検出された光エネルギの強度を記憶部４８に記憶し、第１移動ミラー２８の段階的な移動位置の中で光強度が最大となる位置を抽出し、ステッピングモータ３０を駆動して第１移動ミラー２８の位置を光強度が最大となる位置に自動的に調整する。 - 特許庁

That is, since the printing condition initial setting corresponding to a kind of printing object document can be set in the printing condition memory 131 in the first place, there are many cases of using its printing condition set in the first place as it is, and the labor of the user of changing the printing condition can be reduced, and the setting error in the printing condition can also be restrained.例文帳に追加

すなわち、印刷対象ドキュメントの種類に対応した印刷条件初期設定が、最初に印刷条件メモリ１３１に設定されるので、その最初に設定された印刷条件をそのまま利用できる場合が多く、印刷条件を変更するユーザの手間を低減することができると共に、印刷条件の設定ミスも抑制することができる。 - 特許庁