「first memory」に関連した英語例文の一覧と使い方(100ページ目) - Weblio英語例文検索

The memory cells have data storage resistance elements that are variable resistance elements, and the reference resistance circuit has first reference resistance elements Rr1 and second reference resistance elements Rr2 that are variable resistance elements each having the same structure as the data storage resistance elements.例文帳に追加

メモリセルは可変抵抗素子であるデータ記憶抵抗素子を有し、参照抵抗回路は、それぞれがデータ記憶抵抗素子と同じ構造を有する可変抵抗素子である第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２を有している。 - 特許庁

Then, the system control part 7 calculates the difference between a first and second focus biases by acquiring information on them from a memory circuit 24, adds the most suitable focus bias acquired previously, and then obtain the optimum focus bias in the data part of the optical disk 4.例文帳に追加

次にシステム制御部７は、メモリー回路２４から第１および第２のフォーカスバイアスの情報を取得して、それらの差を算出し、さらに上で取得した最適フォーカスバイアスを加算して、光ディスク４のデータ部における最適なフォーカスバイアスを求める。 - 特許庁

An image processing circuit 34 corrects colors of an image captured under the auxiliary light in the second lighting state to have colors nearly the same as those of a display image illuminated in the first lighting state in the live view mode, based upon data stored in a memory 125.例文帳に追加

画像処理回路３４は、上記第２の点灯状態で補助光を照明した撮影画像の色を、メモリ１２５に記憶されたデータに基いて、第１の点灯状態で照明したライブビューモード時の表示画像の色と略同等になるよう補正する。 - 特許庁

The controller 2 calculates a first route from a departure place to the start point, and a second route from the end point to the destination, combines the intra-group route stored in the external memory 10, and configures the route through the particular points.例文帳に追加

さらに、出発地から前記開始点までの第１の経路、終点から目的地までの第２の経路を夫々計算し、これら第１の経路及び第２の経路と、前記外部メモリ１０に記憶されたグループ内経路を合わせて特定地点経由経路を設定する。 - 特許庁

To provide a protection control technique capable of preventing an abnormal operation by destructive detection of a memory through a simple structure with low failure probability even if an address to be loaded from a first storage means to a second storage means cannot be predicted.例文帳に追加

第１の記憶手段から第２の記憶手段にロードするアドレスが予め予測できない場合であっても、故障確率の低い簡素な構造としながら、メモリの破壊検出による異常動作の未然防止が可能な保護制御技術を提供する。 - 特許庁

In verify-read-out operation VR_RD, one side of the selectors 24 supplies first verify-read-out data from one memory cell MC1 to one side of the input terminal of the sense amplifier 26, on the other hand, and supplies a verify-reference signal to the other side of the input terminal.例文帳に追加

ベリファイ読み出し動作ＶＲ＿ＲＤでは、一方のセレクタ２４が１つのメモリセルＭＣ１からの第１のベリファイ読み出しデータをセンス・アンプ２６の一方の入力端子に供給する一方、他方の入力端子にはベリファイ参照信号が供給される。 - 特許庁

A semiconductor integrated circuit (illustrated with an SoC1c) includes a plurality of internal buses having a first internal bus (illustrated with a bus 10) to which a processor 11 and a memory controller 15 are bus-connected and a second internal bus (illustrated with a bus 30) to which a register 31 is bus-connected.例文帳に追加

半導体集積回路（ＳｏＣ１ｃで例示）は、プロセッサ１１及びメモリコントローラ１５がバス接続された第１の内部バス（バス１０で例示）とレジスタ３１がバス接続された第２の内部バス（バス３０で例示）とを含む複数の内部バスを備える。 - 特許庁

A first encoding information storage section 106 and a second encoding information storage section 107 store only required parameters in order to conduct encoding under different conditions and a common encoding data storage section 105 stores other information and memory areas are shared.例文帳に追加

異なる条件で符号化を行うために、必要なパラメータのみを第１の符号化情報記憶部１０６及び第２の符号化情報記憶部１０７に格納し、他の情報は共通符号化データ記憶部１０５に格納してメモリ領域を共有する。 - 特許庁

In a first stage, a new received message is at least partially decoded by performing any decoding operations that require no user input, and a resulting context object is stored in memory, before a user is notified that the new message has been received.例文帳に追加

第１のステージにて、新しい受信メッセージが、ユーザ入力を必要としない任意のデコーディング動作を実行することにより、新しいメッセージが受信されたことをユーザに通知される前に少なくとも部分的にデコードされ、結果のコンテキストオブジェクトがメモリに格納される。 - 特許庁

In the camera body 2a of a digital camera 2, first information showing the spectral characteristic of the auxiliary light is read out from a non-volatile memory 53 and is transmitted to the serial driver 107 of a lens unit 11 through a serial driver 68 under control by a CPU 50.例文帳に追加

デジタルカメラ２のカメラ本体２ａでは、ＣＰＵ５０の制御の下に、不揮発性メモリ５３から補助光の分光特性を表す第１の情報が読み出され、シリアルドライバ６８を介して第１の情報がレンズユニット１１のシリアルドライバ１０７に送信される。 - 特許庁

The line memory 106 includes a plurality of banks (1061A to H), the first module reads each piece of data stored at the same address locations of different banks, and the second module reads a plurality of pieces of data stored at the same line in the same bank.例文帳に追加

ラインメモリー１０６は、複数のバンク（１０６１Ａ〜Ｈ）を有しており、第１のモジュールは、別々のバンクの同アドレス位置に格納されているデータをそれぞれ読み出し、第２のモジュールは、同一バンク内において同行に格納されている複数のデータを読み出す。 - 特許庁

When a memory cell at the left end is selected, data read out on bit lines BL, BL bar are inputted through a PMOS transistor T to the first local sense amplifiers and a sense output is placed on the read data bus.例文帳に追加

図中左端のメモリセルが選択されると、ビット線ＢＬ，ＢＬバー上の読み出しデータはＰＭＯＳトランジスタＴを通して第１ローカルセンスアンプに入力され、これが第１、第２ローカルセンスアンプでセンスされて、そのセンス出力が読み出しデータバスに出力される。 - 特許庁

This information recording and reproducing device has a memory means having a first area to store image or sound data and a second area to store information other than the image and sound data, and an address swapping means to exchange the addresses of the two fixed-length areas in the second area.例文帳に追加

画像又は音声データを保持する第１の領域及び前記画像又は音声データ以外の情報を保持する第２の領域を有するメモリ手段と、第２の領域内の２箇所の固定長領域のアドレスを交換するアドレス交換手段とを具備する。 - 特許庁

Under the first time shortening game state, the lottery processing over the second start memory is mainly made but the game is controlled to the second time shortening game state in which the time shortening function is further operated after the end of the game by the win when the win with little prize balls awarded is earned.例文帳に追加

第１時短遊技状態では第２始動記憶についての抽選処理が主として行われるものの、賞球が殆ど付与されない当たりに当選したとき、当たり遊技後に、さらに時短機能が作動する第２時短遊技状態に制御される。 - 特許庁

A contact plug 19 is formed on the first bit wire 101, an MTJ element 82 of a second memory element is formed on the contact plug 19, a contact plug 23 is formed on the MTJ element 82, and a second bit line 102 is formed on the contact plug 23.例文帳に追加

第１ビット線１０１上にコンタクトプラグ１９が設けられ、コンタクトプラグ１９上に第２の記憶素子であるＭＴＪ素子８２が形成され、ＭＴＪ素子８２上にコンタクトプラグ２３が形成され、コンタクトプラグ２３上に第２ビット線１０２が形成される。 - 特許庁

A pattern such as a deep trench or the like is equally drawn on a first photoresist 7 applied on the entire surface of a wafer (semiconductor substrate 1), and the wafer is covered with a cover resist 8 (second photoresist) to cover the circumferential edge of a memory array, thereby improving a global dimensional controllability.例文帳に追加

ウェーハ（半導体基板１）全面に塗布された第１のフォトレジスト７にディープトレンチなどのパターンを均等に描画し、その上からカバーレジスト（第２のフォトレジスト）８を被覆して、メモリセルアレイの周端部分を被覆してグローバルな寸法制御性の改善を図る。 - 特許庁

When the upper display data of the video data in the (I+1)th frame supplied from the frame memory to the upper display section is scanned after the first scanning, the lower display section is subjected to the second scanning such that the lower display data of the video data in the (I+1)th frame is scanned at the same time.例文帳に追加

第１の走査に続いて上部表示部にフレームメモリからのＩ＋１番目のフレームの映像データの上部表示データを走査している時、下部表示部にはＩ＋１フレームの映像データの下部表示データを同時に走査する第２の走査を行う。 - 特許庁

A camera 11 displays a second display object on a display screen TFT12 that is closer to an eyepiece detection sensor 14 than a first display object based on data stored in a non-volatile memory under at least conditions that the eyepiece detection sensor 14 is effective.例文帳に追加

カメラ１１は、少なくとも接眼検知センサ１４が有効な状態においては、不揮発性メモリに記憶されているデータに基づき、第２の表示オブジェクトを、第１の表示オブジェクトよりも、接眼検知センサ１４に近い側のＴＦＴ１２の画面に表示させる。 - 特許庁

When the interruption processing request is received by a first request reception unit 11, a control unit 10 of the control module 1 accesses the memory unit 12 and reads out the interruption cause information, so as to recognize the interruption cause represented by the interruption cause information.例文帳に追加

制御モジュール１の制御部１０は、第１要求受付部１１が割り込み処理の要求を受け付けたときに、記憶部１２をアクセスして、割り込み要因情報を読み出して、当該割り込み要因情報で表される割り込み要因を認識する。 - 特許庁

The memory controller 1 accesses blocks in a second block group stored in the third and fourth memories 30, 40 by supplying the first and second peculiar addresses (ADA, ADB) different from each other in second timing to activate a second chip select signal (CS1).例文帳に追加

また、第２のチップセレクト信号（ＣＳ１）を活性化する第２のタイミングにおいて、互いに異なる第１および第２の固有アドレス（ＡＤＡ、ＡＤＢ）を供給することで、第３および第４のメモリ３０、４０に格納された第２のブロック群のブロックにアクセスする。 - 特許庁

A control part 10 constituting the data transfer circuit 1 stores, with one data transfer period, periodic transfer pointer information P_A and non-periodic transfer point information P_B read from a memory 3 respectively to a first and a second storage areas 20 and 30.例文帳に追加

データ転送回路１を構成する制御部１０は、一のデータ転送周期で、メモリ３から読み出した周期転送用ポインタ情報Ｐ＿Ａ及び非周期転送用ポインタ情報Ｐ＿Ｂを、第１及び第２の格納領域２０及び３０にそれぞれ格納する。 - 特許庁

An operation unit 41 calculates the moving average of a specified number of pieces from the newer one out of stored cyclic data each time the memory 42 stores the cyclic data, and calculates the number of revolutions of the first fan motor 101 and the second fan motor 102 from the moving average.例文帳に追加

演算部４１は、記憶部４２が周期データを記憶するごとに、記憶された周期データのうち新しい方から所定個数分の移動平均値を演算し、その移動平均値から第１ファンモータ１０１および第２ファンモータ１０２の回転数を演算する。 - 特許庁

A PC 200 generates a shutter ON command and issues it to an imaging apparatus 100 when three conditions are satisfied, a first one of which is that a PC memory 23 is empty, a second one of which is that a CMOS sensor 36 is in a waiting mode, and a third one of which is that an XYZ stage 31 is in a halting mode.例文帳に追加

ＰＣ２００は、ＰＣメモリ２３に空きがあり、ＣＭＯＳセンサ３６が待ち状態にあり、かつ、ＸＹＺステージ３１が停止状態にある、という３つ条件が揃ったときにシャッターＯＮコマンドを生成して撮像装置１００へ発行する。 - 特許庁

A memory cell M00 including a pair of inverters connected in cross-couple is provided with a first switch part provided between a bit line BL and an output of one side of inverters and a second switch part provided between a bit line XBL and the other side of the inverters.例文帳に追加

クロスカップル接続される一対のインバータを含むメモリセルＭ００は、ビットラインＢＬと、一方のインバータの出力との間に設けられる第１スイッチ部と、ビットラインＸＢＬと、他方の前記インバータの出力との間に設けられる第２スイッチ部とを備えている。 - 特許庁

Thus, the power conductor having relatively large width supplies most stable power to the memory array and allows a space to be free on the first and/or second metal, for routing a widely separated signal conductor.例文帳に追加

したがって、相対的に幅の広いパワーコンダクタはメモリアレイにもっとも安定したパワーを供給し、また、付加的な、及び／又は、もっと幅広く離隔された信号コンダクタをラウティングさせるために、第１及び／または第２金属上で空間をある程度自由にさせる。 - 特許庁

The digital decoder for television receiver comprises: an input for receiving a digital audio/video signal, a means for demodulating and decoding the input signal into an output signal intended for the television receiver; and a first buffer memory into which the input signal is diverted after demodulation in the live mode of operation.例文帳に追加

デコーダが、オーディオ／ビデオ信号を受信する入力と、該入力された信号をテレビ受信機向けの出力信号へ復調及びデコードする手段と、ライブモードにおいて入力信号が復調後に転送されてくる第一のバッファ・メモリとを有する。 - 特許庁

A first interlayer insulating film 15 is deposited on a semiconductor substrate 11 on which a transistor having a gate electrode 13a, etc., is formed and a capacitor section of a memory cell composed of storage node electrodes, etc., or a conductor wiring is formed on the insulating film 15.例文帳に追加

ゲート電極１３ａ等を有するトランジスタが形成されている半導体基板１１の上に、第１の層間絶縁膜１５を堆積し、第１の層間絶縁膜１５の上に、ストレージノード電極等からなるメモリセル容量部又は導体配線を形成する。 - 特許庁

Writing into the memory element is executed by the application of a voltage to electrically connect the first conductive layer 110 and the second conductive layer 112 via a conductive portion formed by the fusion of the nano-particles 114 composed of the conductive material.例文帳に追加

記憶素子への書き込みは、電圧の印加により導電性材料よりなるナノ粒子１１４の融着により形成される導電部を介して第１の導電層１１０と第２の導電層１１２とが電気的に接続させることにより行う。 - 特許庁

When a fire is detected by an event detection part 56, a transmission processing part 58 transmits an event signal including a group code 42 stored in a memory 22 to which the self is belonging and an event code showing a fire as the first abnormality being the object of detection to the other alarm.例文帳に追加

送信処理部５８はイベント検出部５６で火災を検出した時に、他の警報器へメモリ２２に記憶された自己の属するグループ符号４２と検出対象となる第１の異常として火災を示すイベント符号を含むイベント信号を送信する。 - 特許庁

An NMOS (n-pole metal insulator transistor) and a PMOS (p-pole metal insulator transistor), whose gate electrodes 10n, 10p are constituted of a conductive type silicon film reversed to the conductive type semiconductor region for source drain, are formed in a first circumferential circuit unit which requires low consumption operation and a memory unit.例文帳に追加

低消費動作が要求される第１の周辺回路部およびメモリセル部には、ゲート電極１０ｎ，１０ｐがソース・ドレイン用の半導体領域の導電型とは逆の導電型のシリコン膜で構成されたＮＭＯＳ，ＰＭＯＳを形成する。 - 特許庁

When the first channel 71 is selected, an interpolation unit 42, a frame memory 43, and data transmission unit 44 function to display a high-quality rich image on an LCD 114a, and when the second channel 72 is selected, a normal image is displayed on the LCD 114a.例文帳に追加

第１経路７１を選択すると、補間処理部４２、フレームメモリ４３および送り出し部４４の作用により高画質のリッチ画像がＬＣＤ１１４ａに表示され、第２経路７２を選択すると、通常の画像がＬＣＤ１１４ａに表示される。 - 特許庁

Transistors in the memory cell forming region 25 are insulated and isolated by a shallow first STI 28, a guard ring diffusion region 32 is formed in a peripheral boundary region 26 and a peripheral circuit region 27, and it is insulated and isolated by a deep second STI 29.例文帳に追加

メモリセル形成領域２５の各トランジスタは、浅い第１ＳＴＩ２８で絶縁分離され、周辺の境界領域２６および周辺回路領域２７にはガードリング拡散領域３２が形成され、深い第２ＳＴＩ２９で絶縁分離されている。 - 特許庁

A synthetic expression is generated from first and second expressions by a memory 44 and a processor 46, and super- resolution techniques are used to generate a high-resolution expression from the synthetic expression on the basis of PSF(point spread function) of a flat bed scanner 10 and the extent of the motion error.例文帳に追加

そして、メモリ４４及びプロセッサ４６により、第１表現及び第２表現から合成表現を生成し、超解像度技法を用いて、フラットベッド・スキャナ１０のＰＳＦとモーションエラーの量を基づき合成表現から高解像度表現を生成する。 - 特許庁

The device is provided with a first housing section 7 for housing a cartridge 6 and a second housing section 8 for housing a memory card 65, side by side, and has a control circuit 9 for instructing the data transfer from the recording medium in the one housing section 7 to the recording medium in another housing section 8.例文帳に追加

装置は、カートリッジ6を収納する第１収納部7と、メモリカード65を収納する第２収納部8とを並べて設け、一方の収納部7内の記録媒体から、他方の収納部8内の記録媒体へのデータ転送を指示する制御回路9を具えている。 - 特許庁

The map display apparatus 1 first retrieves, from an external memory 30, normal map pictures C1 to C3 that include an expansion center point P (and eventually an expanded part) specified by an operation unit 20 and that are smaller than the maximum reduction scale selected by the operation unit 20.例文帳に追加

地図表示装置１は、まず、各種操作部２０によって指定された拡大中心点Ｐ（ひいては、拡大部）を含み、且つ、上記各種操作部２０によって選択された最大縮尺以下の通常地図画Ｃ１〜Ｃ３を外部メモリ３０から読み出す。 - 特許庁

A first computer 1, upon receiving a remote copy request (S1), writes a remote copy target file to a logical volume 3A inside a shared storage device 3 (S2), and stores location management information D2 indicating the write destination or the like of the file in a memory device 1B1 (S3).例文帳に追加

第１コンピュータ１は、リモートコピー要求を受領すると（Ｓ１）、リモートコピ対象のファイルを共有記憶装置３内の論理ボリューム３Ａに書込み（Ｓ２）、そのファイルの書込先等を示す所在管理情報Ｄ２をメモリ装置１Ｂ１に記憶する（Ｓ３）。 - 特許庁

When the determination of the initial angle position by the memory content of the second storage part 115 becomes impossible, the final angle position in termination of a last time driving operation is restored and used based on the angle position detected result stored in the first storage part 123.例文帳に追加

他方、該第二の記憶部１１５の記憶内容による初期角度位置の決定が不能となった場合には、第一の記憶部１２３に記憶されている角度位置検出結果に基づいて前回運転終了時の終了角度位置を復元して使用する。 - 特許庁

The first judgment part 5 cuts out a local area from an image data read out from a scanner 1 to judge whether it is one belonging to the valuable paper or not, the result thereof is stored in the third judgment part, and an intermediate data and result such as a feature quantity are stored in a memory part 7.例文帳に追加

第１の判定部５はスキャナ１から読み取られた画像データから局所的領域を切り出して、有価証券か否かの判定を行ない、その結果を第３の判定部へ、また、特徴量などの中間データや結果を記憶部７に蓄える。 - 特許庁

The first CPU 15 measures the number of connecting times when the electronic endoscope 10 is mounted on the video processor, records the number of connecting times to the second memory 17 every time of changing the number of the connecting times, and measures the number of writing times based on the time of use and the number of connecting times.例文帳に追加

第１ＣＰＵ１５は、電子内視鏡１０がビデオプロセッサに装着された接続回数を計測し、接続回数の値が変化する度に第２メモリ１７に接続回数の値を記録し、使用時間と接続回数に基づいて書き込み回数を計測する。 - 特許庁

This second spring 18 is made of a shape-memory alloy, and in a region in which the fuel temperature is higher than a specified temperature, the load on the second spring 18 is greater than that on the first spring 17 and is capable of holding the movable sleeve 6 pressed against the lower limit position.例文帳に追加

この第２のスプリング１８は、形状記憶合金によって製造され、燃料温度が所定温度以上の領域では、第２のスプリング１８の荷重が第１のスプリング１７の荷重より大きく、且つ可動スリーブ６を下限位置に押し止めることができる。 - 特許庁

In a jackpot game state, a winning-time presentation processing for executing the pre-reading determination is not executed so that reserved memory data are not read in advance, and a first starting winning specifying command which does not specify the result of the pre-reading determination is transmitted (S215 and S220).例文帳に追加

大当り遊技状態中であるときには、保留記憶データを先読みしないようにするために、先読み判定を行なう入賞時演出処理を実行せず、先読み判定結果を特定しない第１始動入賞指定コマンドを送信する（Ｓ２１５，Ｓ２２０）。 - 特許庁

This signal processor is provided with first and second encrypting/decrypting parts (109, 110) for encrypting/decoding a digital signal to be inputted/outputted, a memory (104) for temporarily storing the digital signal and an arbiter (adjusting part) (103) for arbitrating the digital signal, and for processing it in time-division manner.例文帳に追加

入出力するディジタル信号を暗号化および復号化する第一および第二の暗号復号部（１０９，１１０）と、ディジタル信号を一時格納するメモリ（１０４）と、ディジタル信号を調停し時分割に処理するアービタ（調停部）（１０３）とを設ける。 - 特許庁

Thus, the operator has only to select any of the first to fourth keys 23 to 26 and enter the image so as to be able to store the image data to the memory section 14, in such a way that the image can be displayed easily and surely in the attitude desired by the operator himself.例文帳に追加

したがって、操作者は、第１〜第４姿勢キー２３〜２６のいずれかを選択して入力するだけで、容易かつ確実に操作者自身の所望する姿勢で画像を表示することができるように画像データをメモリ部１４に記憶させることができる。 - 特許庁

When a user half pushes the shutter button, the camera outputs picture signals a, b, c, d from a CCD in a second pixel number mode having greater number of pixels than the first pixel number mode, and stores image data A, B, C, D corresponding to the picture signals a, b, c, d in a buffer memory.例文帳に追加

ユーザがシャッターボタンを半押し操作すると、第１の画素数モードよりも画素数が多い第２の画素数モードで画像信号ａ，ｂ，ｃ，ｄをＣＣＤから出力し、画像信号ａ，ｂ，ｃ，ｄに対応する画像データＡ、Ｂ、Ｃ、Ｄをバッファメモリに記憶させる。 - 特許庁

In the semiconductor memory device, each electron storage part is a recess composed of first to third LOCOS oxide films 4-6 and silicon oxide films 7 and 8 formed on the surface of a silicon wafer 1 and the bottom of the recess is formed of the silicon oxide films 7 and 8.例文帳に追加

この半導体記憶装置は、上記電子収容部は、シリコン基板１の表面に形成された第１〜第３のＬＯＣＯＳ酸化膜４〜６とシリコン酸化膜７、８からなる凹部であり、この凹部の底がシリコン酸化膜７、８によって形成されている。 - 特許庁