| 例文 |
first memoryの部分一致の例文一覧と使い方
該当件数 : 5590件
A semiconductor memory device includes: bit lines BL and /BL provided in a layer of the same level above a semiconductor substrate 30; a first variable-resistance element 10 and a first MOSFET 20 which are provided below the bit line BL and are connected in series; and a second variable-resistance element 10 and a second MOSFET 20 which are provided below the bit line /BL and are connected in series.例文帳に追加
半導体記憶装置は、半導体基板30の上方の同一レベル層に設けられたビット線BL,/BLと、ビット線BLの下方に設けられかつ直列に接続された第1の抵抗変化素子10及び第1のMOSFET20と、ビット線/BLの下方に設けられかつ直列に接続された第2の抵抗変化素子10及び第2のMOSFET20とを含む。 - 特許庁
The camera having a memory means for storing photograph data for every frame and a copy means capable of copying the photograph data into the film, has a photograph mode in which the photographing is normally carried out at the first frame, and the photograph data taken while photographing the first frame is copied into the second frame without photographing for the second frame, and is constituted so that the photograph mode can be selectively carried out.例文帳に追加
コマ毎の撮影データを保存するための記憶手段と、撮影データをフィルムに写し込むことができる写し込み手段とを有するカメラにおいて、1コマ目に通常の撮影を行い、2コマ目には撮影を行わずに1コマ目撮影時の撮影データを2コマ目に写し込む撮影モードを有し、当該撮影モードを選択的に実行できるように構成した。 - 特許庁
A continuous buffering from a signal processing means to a first buffer area (a buffer area A) is realized by saving stored data to a second buffer area (a buffer area B) to be a second capacity of a comparatively small capacity, recorded data equivalent to first capacity is made possible to be continuously transferred and recorded to a recording medium (a flash memory).例文帳に追加
比較的小容量である第2の容量となる第2のバッファ領域(バッファエリアB)に格納データを退避させることで、信号処理手段から第1のバッファ領域(バッファエリアA)への連続的なバッファリングを実現するとともに、第1の容量分の記録データを記録媒体(フラッシュメモリ)に対して連続的に転送し記録させることができるようにする。 - 特許庁
The memory is provided with first magnetoresistance effect elements MTJ1 to 0 arranged in a matrix to be used as storage elements, and a second magnetoresistance effect element BMTJ1 inserted in between a bit line to which the first magnetoresistance effect elements are connected and a reading bias power source to supply a negative current from the reading bias power source circuit.例文帳に追加
磁気ランダムアクセスメモリは、記憶素子として使用するマトリクス状に配置された第1の磁気抵抗効果素子MTJ1−0と、該第1の磁気抵抗効果素子が接続されたビット線と読み出し用バイアス電源との間に介挿されて、該読み出し用バイアス電源回路からの負荷電流を供給する第2の磁気抵抗効果素子BMTJ1とを具備する。 - 特許庁
A memory cell MC includes: a semiconductor substrate 10; a first gate insulating layer 11 formed on the semiconductor substrate; a floating gate 12 formed on the semiconductor substrate 10 through the first gate insulating layer 11; a second gate insulating layer 13 formed on the floating gate 12; and a control gate 14 formed on the floating gate 12 through the second gate insulating layer 13.例文帳に追加
メモリセルMCは、半導体基板10と、この半導体基板上に形成された第1のゲート絶縁層11と、半導体基板10上に第1のゲート絶縁層11を介して形成された浮遊ゲート12と、この浮遊ゲート12上に形成された第2のゲート絶縁層13と、浮遊ゲート12上に第2のゲート絶縁層13を介して形成された制御ゲート14とを有する。 - 特許庁
Consequently, processing for reducing image data comprising the first number of pixels into image data comprising the second number of pixels less than the first number of pixels, and the filter processing can be performed simultaneously and many line memories need not be provided for the filter processing, so that the reduced image data can be excellently generated with smaller memory capacity.例文帳に追加
これにより、第1のピクセル数からなる画像データに対して、当該第1のピクセル数よりも少ない第2のピクセル数からなる画像データに縮小する処理とフィルタ処理とを同時に行うことができ、フィルタ処理を行うために多数のラインメモリを設ける必要がないので、より小さいメモリ容量で良好に縮小画像データを生成することができる。 - 特許庁
This data processor allowing access to a plurality of pieces of the data stored in the multiport memory 105 in one cycle is provided with: a writing register 303 and a reading register 305 acquiring a plurality of second addresses applied with an operation to an acquired first address; and an adder 301 performing an operation of each of the plurality of second addresses and the first address to generate a plurality of third addresses.例文帳に追加
マルチポートメモリ105されている複数のデータに対し、1回のサイクルでアクセスすることが可能なデータ処理装置において、取得された第1アドレスと演算される第2アドレスを複数取得する書込レジスタ303、読出レジスタ305、複数の第2アドレスの各々と第1アドレスとを演算し、複数の第3アドレスを生成する加算器301を設ける。 - 特許庁
Then, a display control means 94 has a performance memory for storing display data on the first and second performance patterns and controls the liquid crystal display panels 34 and 36 such that the liquid crystal display panel 34 executes display relative to the first performance pattern, the liquid crystal display panel 36 is made to be transparent, and the liquid crystal display panel 36 executes display relative to the second performance pattern.例文帳に追加
そして、表示制御手段94は、第1及び第2演出パターンの表示データが格納された演出メモリを有し、液晶表示パネル34で第1演出パターンに係る表示を実行し、透明液晶表示パネル36を透過状態にすると共に該表示パネル36で第2演出パターンに係る表示を実行するように、液晶表示パネル34,36を制御する。 - 特許庁
The method for manufacturing the nonvolatile memory device having a memory layer reversely shiftable between a first state and a second state includes a step of supplying a liquid, having surface tension smaller than that of water and substantially insoluble with water onto the surface of a substrate having the walls formed thereon and washing the substrate.例文帳に追加
第1の状態と第2の状態との間を可逆的に遷移可能な記憶層を有する不揮発性記憶装置の製造方法であって、壁体が形成された基体の表面に水よりも表面張力が小さくかつ水と実質的に相溶性のない液体を供給し、前記基体の洗浄を行う工程を有すること、を特徴とする不揮発性記憶装置の製造方法が提供される。 - 特許庁
To provide a game machine capable of performing a game rich in amusement in a game machine which gives priority to the performance of a variable display game in a second identification information group when start memory of the variable display game in the second identification information group is generated while executing continuous performance based on the start memory of the variable display game in a first identification information group.例文帳に追加
第1の識別情報群における変動表示ゲームの始動記憶に基づいて連続演出を実行している際に、第2の識別情報群における変動表示ゲームの始動記憶が発生した場合、この第2の識別情報における変動表示ゲームの実行を優先させる遊技機において、興趣に富んだ遊技を実行することができる遊技機を提供することにある。 - 特許庁
The control unit 110 outputs a response signal for reporting the fact that the memory device 100 is connected to the host device through the data terminal SDA in an mth (m is at least one integer which satisfies 1≤m≤n) clock cycle corresponding to the ID information of the memory device 100 from among first to nth (n is an integer of 2 or higher) clock cycles which are input in the clock terminal SCK.例文帳に追加
制御部110は、クロック端子SCKに入力されるクロックの第1〜第n(nは2以上の整数)のクロックサイクルのうちの当該記憶装置100のID情報に対応する第m(mは1≦m≦nである少なくとも1つの整数)のクロックサイクルにおいて、当該記憶装置100が接続されていることを通知するための応答信号を、データ端子SDAを介してホスト装置に対して出力する。 - 特許庁
A printer includes: a memory erasing part 202 for erasing data stored in a hard disk and first and second flash memories wherein various data is stored; and a device control part 201 for outputting information relating to erasing processing including at least a method of erasing processing by the memory erasing part 202 and an erasure result, as an erasure report.例文帳に追加
プリンタは、各種データを記憶するハードディスク、第1のフラッシュメモリ、及び第2のフラッシュメモリに記憶されているデータの消去を行うメモリ消去部202と、このメモリ消去部202によるデータの消去処理の終了後、少なくともメモリ消去部202による消去処理の方法及び消去結果を含む消去処理に関する情報を消去レポートとして出力する機器制御部201とを備える。 - 特許庁
The second shape-memory alloy wire makes the petal flat, and the first shape-memory alloy wire forms the flat petal to make a petal tip end most separate from a pistil than other parts of the petal on the calyx.例文帳に追加
電源、スイッチから構成される通電回路と、花弁及び茎の内部を経る導線とを接続し、形状記憶合金線に通電することにより、通電熱で、第1、第2の形状記憶合金線がその形状を復帰し、花弁を第2の形状記憶合金線で平面とし、第1の形状記憶合金線でその平面化した花弁をがくを中心とし、めしべから花弁先端が花弁の他の部より最も離れるよう形成する。 - 特許庁
The testing device carrying out charge- or discharge testing for a sample includes first memory for sequentially overwriting oldest data with state information to execute loop recording if the state information acquired at given sampling time does not exceed a preset threshold value, and a second memory for sequentially recording state information if the state information exceeds a preset threshold value.例文帳に追加
試料に対して充電試験または放電試験を遂行する試験装置において、一定のサンプリングタイムで取得した状態情報が予め設定された閾値を超えない場合に、最も古いデータに対して状態情報を順次上書きしてループ記録する第一メモリと、状態情報が予め設定された閾値を超えた場合に、状態情報を順次記録する第二メモリとを備える試験装置とする。 - 特許庁
The data processor 1 of a copying machine installed in the city stores acquired image data in a memory 14 processes the image data such as image copying and facsimile sending, then makes the image data stored in the memory 14 unavailable by deleting the image data, etc., and executes a second charging process for making the image data unavailable in addition to a first charging process for processing the image data.例文帳に追加
市中に設置された複写装置であるデータ処理装置1は、取得した画像データを記憶部14に記憶し、画像の複写およびファクシミリ送信などの画像データの処理を行った後で、画像データを消去する等して記憶部14が記憶している画像データを無効化し、画像データの処理に対する第1課金の処理に加えて画像データの無効化に対する第2課金の処理を行う。 - 特許庁
A photographic print system 1 includes a first controller 33 which deletes the corresponding image data from a memory 30 after completion of setting when printing is performed by one setting relating to one photographing frame image, and a second controller 34 which holds the corresponding image data from the memory 30 without deleting the same even when each setting is completed when a plurality of settings are performed and printing is performed by the respective settings.例文帳に追加
写真プリントシステム1は、1つの撮影コマ画像について、1つの設定でプリントする場合には設定完了後にメモリ30から対応する画像データを削除する第1制御部33と、複数の設定を行ってそれぞれの設定でプリントする場合には各設定が完了してもメモリ30から対応する画像データを削除せずに保持する第2制御部34とを備えている。 - 特許庁
A direct access memory device has an instructing means for instructing a transfer method to apply byte transfer or word transfer to the first and last data of data and to apply word transfer to all remaining data when an instruction for data transfer is received, and a transferring means for performing data transfer from a data transfer source to a data transfer destination through direct memory access by a transfer method based on the instruction.例文帳に追加
データ転送の指示を受けると、そのデータのうちの最初及び最後のデータはバイト転送又はワード転送を行い、残りのデータはすべてワード転送を行うように転送方式を指示する指示手段と、その指示による転送方式によりデータ転送元からデータ転送先へのダイレクトメモリアクセスによるデータ転送を行う転送手段とを有するダイレクトメモリアクセス装置が提供される。 - 特許庁
In a method for erasing information stored in a flash memory element, erasure is performed, in a state in which a ground potential is applied to a source and first voltage Vd is applied to a drain, by a hot hole injecting method in which bias voltage Vg is applied to a gate stepwise from high voltage to low voltage.例文帳に追加
本発明のフラッシュメモリ素子における記憶情報の消去方法は、ソースに接地電位を印加しドレインに第1電圧(Vd)を印加した状態で、ゲートに高電圧から低電圧に段階的なバイアス電圧(Vg)を印加することによるホットホール注入方法によって消去を行なう。 - 特許庁
To provide a game machine which can execute a game which is rich in amusement, in the game machine which prioritizes the execution of a second variation display game when there is generated a start memory of the second variation display game during the execution of an announcement performance all over a plurality of times of first variation display games.例文帳に追加
複数回の第1の変動表示ゲームにわたる予告演出の実行中に、第2の変動表示ゲームの始動記憶が発生した場合、この第2の変動表示ゲームの実行を優先させる遊技機において、興趣に富んだ遊技を実行することができる遊技機を提供する。 - 特許庁
With a control method code 'P' inputted, a cpuC1 of a loader L stores the code 'P' in a memory M1, and actuates its transportation robot 6 so that a substrate in a housing vessel 2L is taken out first and held according to the delivery order indicated by the code 'P'.例文帳に追加
管理方式符号「P」が入力されると、ローダLのcpuC1は当該符号「P」をメモリM1に保存記憶させるとともに、その搬送ロボット6を動作させて、当該符号「P」が意味するところの払い出し順序に従い、収納容器2L内の基板をまず取り出して保持する。 - 特許庁
At what timing recording is started is judged by hearing it, when a record starting key is operated in a just good timing, the contents desired to record are sent to a recording part 22 at a first time from the compressed voice and data read from the memory 18 in the timing and stored into a recording medium 50.例文帳に追加
それを聴いてどのタイミングで記録開始を行うべきかを判断し、ちょうどよいタイミングで記録開始のキー操作を行うと、そのタイミングでメモリ18から読み出されている圧縮音声データより始めて記録部22に送出し、記録媒体50に記憶していく。 - 特許庁
In a first map stored in a memory 44a, a change of an optimum fuel injection amount is set corresponding to a change of the boost pressure with the EGR valve open, and in a second map, a change of the optimum fuel injection amount is set corresponding to a change of the boost pressure with the EGR valve closed.例文帳に追加
メモリ44aに記憶された第1マップには、EGR弁を開いたときのブースト圧等の変化に対応する最適な燃料噴射量の変化が設定され、第2マップには、EGR弁を閉じたときのブースト圧等の変化に対応する最適な燃料噴射量の変化が設定される。 - 特許庁
After a second insulation film is formed on the side wall and principal plane of the first gate electrode, a second conductive film is formed on the second insulation film, and then the second conductive film is etched to form a memory gate containing a second gate electrode and a second gate insulation film (processes S60-S80).例文帳に追加
続いて、第1ゲート電極の側壁および主面上に第2絶縁膜を形成した後、第2絶縁膜上に第2導電膜を形成し、第2導電膜をエッチングし、第2ゲート電極および第2ゲート絶縁膜を有するメモリゲートを形成する(工程S60〜工程S80)。 - 特許庁
A semiconductor memory device according to an embodiment comprises: a semiconductor substrate; a plurality of element isolation insulators which are formed on an upper part of the semiconductor substrate and divide the upper part to a plurality of active areas extending in a first direction; and an electric contact connected to the active areas.例文帳に追加
実施形態に係る半導体記憶装置は、半導体基板と、前記半導体基板の上層部分に形成され、前記上層部分を第1方向に延びる複数本のアクティブエリアに区画する複数本の素子分離絶縁体と、前記アクティブエリアに接続されたコンタクトと、を備える。 - 特許庁
A metal silicide film is formed only on the surface of the gate electrode out of the source, drain diffusion layer, and gate electrode of the first transistor of a memory cell array, and a metal silicide film is formed on the surfaces of the source, drain diffusion layer, and gate electrode of the second transistor of a logic circuit.例文帳に追加
また、メモリセルアレイ部の第1のトランジスタは、ソース、ドレイン拡散層及びゲート電極のうちゲート電極の表面のみに金属シリサイド膜が形成され、ロジック回路部の第2のトランジスタは、ソース、ドレイン拡散層及びゲート電極の表面に金属シリサイド膜が形成される。 - 特許庁
The output signal from the first signal conversion unit is corrected at a signal correction part based on the information of difference stored in the memory, so that the electromagnetic noise emitted by the device itself is stored and removed using a set of radio receiver and an input terminal.例文帳に追加
そして、第1の信号変換部からの出力信号を、メモリ部に記憶された差分の情報に基づいて、信号補正部にて補正することにより、1組の無線受信器と入力端子とを用いて装置自らが放射する電磁ノイズの記憶、除去を行うことができる。 - 特許庁
The control part 15 selects two or more devices from the data converter 21, the DMAC 22, the first compression/expansion device 23, the second compression/expansion device 24 and the rotating device 25 and makes the respective selected devices execute the initialization to the memory unit 16.例文帳に追加
制御部15は、データ変換装置21とDMAC22と第1圧縮伸張装置23と第2圧縮伸張装置24と回転装置25とのなかから2以上の装置を選択し、メモリユニット16に対する初期化処理を前記選択した各装置に行わせる。 - 特許庁
To provide an electronic album which is improved in operability and capable of simultaneously displaying a number of images or storing a plurality of memory cards by arranging first and second display parts in a spread state and linking the cover part and the back cover part so as to turn mutually freely.例文帳に追加
第一表示部と第二表示部を見開き状態に配置して表紙部と裏表紙部を回動自在に連結することにより、操作性に優れ、一度に多くの画像を見ることができ又は複数のメモリカードの収納が可能な電子アルバムを提供すること。 - 特許庁
Start means gives instructions for starting the transferred rewriting program to the electric power steering control device, and the transfer control means transfers a second program to the electric power steering control device after the rewriting program is started, and rewrites a first program of the non-volatile memory into the second program.例文帳に追加
起動手段は、転送された書換プログラムを起動させる指示を、電動パワーステアリング制御装置に与え、転送制御手段は、前記書換プログラムが起動した後、第2のプログラムを電動パワーステアリング制御装置に転送し、不揮発性メモリの第1のプログラムを第2のプログラムに書き換える。 - 特許庁
When the user views the image density of the printed first test pattern and inputs a correction value from an operation part 104, the CPU 1011 calculates and updates potential data in the photoreceptor potential characteristic uneven data memory 105, based on the information of the input correction value (S4).例文帳に追加
使用者が、印字された第1のテストパターンの画像濃度を見て、操作部104から補正値を入力すると、CPU1011は、この入力された補正値の情報に基づき、感光体電位特性ムラデータメモリ105の電位データを計算して更新する(S4)。 - 特許庁
An address buffer circuit outputs a first address signal received in a preceding writing cycle to a core part of a memory device responding to the rise of a writing control signal, and receives a second address signal from the outside responding to the rise of a writing control signal.例文帳に追加
アドレスバッファ回路は、先行する書込みサイクルにおいて受信した第1のアドレス信号を書込み制御信号の立ち上がりに応答して記憶装置のコア部に出力し、書込み制御信号の立ち上がりに応答して第2のアドレス信号を外部から受信する。 - 特許庁
This media processor has: an application processing processor 1 having a first application 11 and a second application 12; and a media processing processor 2 having an analysis part 21, a media module information processing part 22, a music reproduction module 23, a voice communication module 24 and an in-chip memory 25.例文帳に追加
メディア処理装置は、第1のアプリケーション11及び第2のアプリケーション12を有するアプリケーション処理プロセッサ1と、解析部21、メディアモジュール情報処理部22、音楽再生モジュール23、音声通話モジュール24、及びチップ内メモリ25を有するメディア処理プロセッサ2とを備えている。 - 特許庁
Then, the signal processor 14 adopts the candidate except the first place one as the voice recognition result when a pattern of a voice recognition candidate about a recent utterance is the same as that of the voice recognition candidate about the past utterance pre-stored in the memory 22.例文帳に追加
そして、信号処理装置14は、今回の発話についての音声認識候補のパターンが、メモリ22に記憶されている過去の発話についての音声認識候補のパターンと同一である場合には、当該第1位以外の候補を音声認識結果として採用する。 - 特許庁
When pixel data for one frame is repeatedly read for k times by every frame by setting speed in reading in a frame memory into k times of that in writing, N pieces of SF data are generated from the pixel data for one frame by the first to the k-th reading and supplied to the SF memories.例文帳に追加
フレームメモリにおける読出時の速度を書込時のk倍にして各フレーム毎に1フレーム分の画素データをk回繰り返し読み出す場合、第1〜第k回目の読み出しによる、夫々1フレーム分の画素データから、N個のSFデータを生成してSFメモリに供給する。 - 特許庁
The moving image reproducing apparatus for reproducing moving image transmitted from a storage device includes a transfer means for transferring moving image data to the storage device and a memory for storing part of the moving image data to be reproduced first among the moving image data to be transferred by the transfer means.例文帳に追加
蓄積装置から送信された動画像データを再生する動画像再生装置において、動画像データを蓄積装置に転送する転送手段と、前記転送手段によって転送される動画像データのうち、始めに再生される一部の動画像データを記憶するメモリと、を有する。 - 特許庁
To provide an apparatus for controlling operation processing in a nonvolatile memory which first performs operation processing on an urgent request after interrupting operation processing on a normal request when the operation processing on the urgent request occurs when performing the operation processing on the normal request, and its method.例文帳に追加
一般要請に対する演算処理のうち、緊急要請に対する演算処理が発生すれば、一般要請に対する演算処理を中断した後、緊急要請に対する演算処理を先に行う不揮発性メモリで演算処理を制御する装置およびその方法を提供する。 - 特許庁
Only the picture recording program information of the programs telerecorded within the prescribed period before the operation is displayed in accordance with the picture recording program information stored in a first picture recording memory section 3 and the information in a clock section and the picture recording program information of the programs telerecorded before the same is not displayed.例文帳に追加
第1の録画記憶部3に記憶された録画番組情報と時計部の情報に基づき操作時前所定期間以内に録画された番組の録画番組情報のみを表示し、それ以前に録画された番組の録画番組情報は表示しない。 - 特許庁
To provide a game machine for performing a game with a rich savor relating to the game machine which preferentially performs a second variable display game when the start memory of the second variable display game is generated during the performance of a previous notice presentation over a plurality of times of first variable display games.例文帳に追加
複数回の第1の変動表示ゲームにわたる予告演出の実行中に、第2の変動表示ゲームの始動記憶が発生した場合、この第2の変動表示ゲームの実行を優先させる遊技機において、興趣に富んだ遊技を実行することができる遊技機を提供する。 - 特許庁
The input/output circuit 1 is provided with a Schmitt circuit 3 composed of a 2-input NOR circuit NOR 1 and an inverter INV1, a deep standby cancellation circuit 4, a first level shift circuit 5 and a second level shift circuit 8, and the logic memory circuit part 2 is provided with a regulator circuit 6 and a register.例文帳に追加
入出力回路1には、2入力NOR回路NOR1とインバータINV1からなるシュミット回路3、ディープスタンバイ解除回路4、第1のレベルシフト回路5、及び第2のレベルシフト回路8が設けられ、ロジック・メモリ回路部2には、レギュレータ回路6及びレジスタが設けられている。 - 特許庁
The line adapter device 130 according to the present invention comprises an interface 150 provided with the transmission information transceiver to be inserted therein, and a line adapter unit 160 having a memory unit 162 for memorizing configuration information of a first FPGA, and is equipped in the ATM exchange.例文帳に追加
本発明に係る回線対応装置130は、伝送情報送受信装置が挿入されるインターフェース150と、第1のFPGA用コンフィグレーション情報を記憶した記憶部162を有する回線対応部160とを有して構成され、ATM交換機100に搭載されている。 - 特許庁
Each of the plurality of unit logic circuits sequentially changes part or all of functions of the logic cell 300 and the cross connect switch 301 on the basis of the first and second setting information sequentially read from the memory device 102 and carries out operations of a prescribed sequence circuit.例文帳に追加
前記複数の単位論理回路の各々は、メモリ装置102から順次に読み出す前記第1及び第2の設定情報に基づいてロジックセル300とクロスコネクトスイッチ301の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う。 - 特許庁
Each of a plurality of unit logic circuits sequentially changes part or all of functions of the logic cell 300 and the cross connect switch 301 on the basis of the first and second setting information sequentially read from the memory device 102 and carries out operations of a prescribed sequence circuit.例文帳に追加
複数の単位論理回路の各々は、メモリ装置102から順次に読み出す前記第1及び第2の設定情報に基づいてロジックセル300とクロスコネクトスイッチ301の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う。 - 特許庁
A control processing circuit 27 supplies the generation pattern of the diffusion code following the data read from the memory 28 by first and second code pattern generating parts 30 and 31 when a plurality of matched filters 20-23 inversely diffuse reception signals by executing correlation arithmetic operations.例文帳に追加
制御処理回路27は、複数のマッチトフィルタ20〜23が相関演算を実行することにより受信信号を逆拡散する際に、第1及び第2のコードパターン生成部30、31により、メモリ28から読み出したデータに従った拡散コードの生成パターンを供給する。 - 特許庁
To provide a communication technology that allows a radio wave transmitted by a first communication mode to be more securely transmitted and allows communication to a communication device other than a communication partner communicating in a second communication mode to be securely controlled without consuming memory a lot and without making structure complicated.例文帳に追加
メモリを大量に消費することなく且つ構成を複雑にすることなく、第1の通信方式で送信する電波をより確実に伝達でき、第2の通信方式で通信する通信相手以外の通信機器に対する通信を確実に抑制可能な通信技術を提供する。 - 特許庁
Then, the method and the apparatus store a second table, the converted value of which is set corresponding to the graphic data which are converted using the first table, in an memory address corresponding to, at least one of input values of v(k)=ck+d (where c and d are constants, as well as K=0, 1, 2 to n).例文帳に追加
次に、全入力値のうち少なくともv(k)=ck+d(ただし、c、dは定数、k=0,1,2…n)で表される入力値:v(k)に対応するアドレスに、第一テーブルを用いて変換された画像データに応じて設定される変換値が格納された第二テーブルをメモリに格納する。 - 特許庁
When the optical recorder 1 records the data on the optical disk D for the first time, the data are recorded on the optical disk D after adjusting the tilt angle to an optimum value by a tilt servo mechanism 4a, and the relation between an ID of this optical disk D and the optimum value of the tilt angle is established and stored in a memory 12.例文帳に追加
光ディスク記録装置1は、光ディスクDにデータを初めて記録する際には、チルトサーボ機構4aでチルト角を最適値に調整してから光ディスクDにデータを記録し、この光ディスクDのIDとチルト角の最適値とを関連づけてメモリ12に記憶させる。 - 特許庁
A synchronous controller as a command switch means for transmitting a command sent from a high-order device to the motor of the spindle selected arbitrarily from among the first spindle and the second spindle, two attitude detection means for detecting the attitude of the drive table, and a pitch error compensation memory for storing a compensation value for a pitch error.例文帳に追加
同期制御装置は、第1軸と第2軸との任意に選択された軸のモータに、上位装置から送られる指令を伝達する指令スイッチ手段と、駆動テーブルの姿勢を検出する2つの姿勢検出手段と、ピッチ誤差に対する補正値を格納するピッチ誤差補正メモリを有する。 - 特許庁
A nonvolatile semiconductor memory in accordance with one embodiment comprises: an accumulator 12 that divides first unit data into z pieces of second unit data and accumulates fail bits for each second unit data; and a controlling circuit 10 for controlling detection operation of the fail bits after writing.例文帳に追加
実施形態に係わる不揮発性半導体メモリは、第1の単位のデータをz個の第2の単位のデータに分け、各第2の単位のデータについてフェイルビットを累積するアキュムレータ12と、書き込み後にフェイルビットを検知する動作を制御する制御回路10とを備える。 - 特許庁
In reproduction, resolution of the reduced images is increased based on information on position deviation between the image data of the first and second reduced images read from the external memory and both the images, and an output image including resolution equivalent to that of the input image is generated and displayed.例文帳に追加
再生時には、外部メモリから読み出した第1及び第2の縮小画像の画像データと両画像間の位置ずれ情報に基づいて縮小画像の高解像度化を行い、入力画像と同等の解像度を有する出力画像を生成及び表示する。 - 特許庁
Pixel signals outputted, by the same transfer clock, from first to third shift registers constructing a CCD image sensor 20 are captured while being selected in a time division manner through an AFE 75, and captured pixel data are sequentially sampled by a data sampling block 44 and stored in a memory 70.例文帳に追加
CCDイメージセンサ20を構成する第1〜第3シフトレジスタから同一の転送クロックで出力される画素信号を、AFE75を介して時分割で選択しつつ取り込み、その取り込んだ画素データをデータサンプリングブロック44で順次サンプリングしてメモリ70に記憶する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|