「first memory」に関連した英語例文の一覧と使い方(107ページ目) - Weblio英語例文検索

The authentication system comprises an authentication device for authenticating the first authentication, a memory for storing connection information required for the second authentication, and an authentication request device for responding to a connection request to the other site supply device by the client and requesting connection to the other site supply device, using the connection information, thereby, connecting to the other site supply device only by the first authentication.例文帳に追加

この認証システムは、第１の認証を行う認証装置と、第２の認証に必要な接続情報を記憶する記憶装置と、クライアントによる他サイト提供装置への接続要求に応答して、接続情報を用いて他サイト提供装置に対して接続を要求する認証要求装置と、を備え、これにより、第１の認証だけで他サイト提供装置に対する接続を可能にすることができる。 - 特許庁

A signal processing circuit according to an embodiment comprises: an encoder 16 which encodes an input digital signal to generate an encoded signal; and a memory 17 which is electrically connected to a first input terminal 20 and the encoder 16 and, when voltage supplied via the first input terminal 20 is a predetermined threshold or higher, stores therein information based on the encoded signal output from the encoder 16.例文帳に追加

実施の形態に係る信号処理回路は、入力したデジタル信号をエンコードしてエンコード信号を生成するエンコーダ１６と、第１の入力端子２０およびエンコーダ１６と電気的に接続され、第１の入力端子２０を介して供給された電圧が予め定められたしきい値以上であるとき、エンコーダ１６から出力されたエンコード信号に基づいた情報を格納するメモリ１７と、を備える。 - 特許庁

The first portable terminal 13 for forming the cognitive disease patient observation system executes the operations by an input display means for displaying input areas of patient data and daily living data, the first data memory means for storing the patient data and the daily living data inputted and a data transmission means which transmits the patient data and the daily living data inputted to the second portable terminals 14 and 15.例文帳に追加

認知症患者観察システムを形成する第１携帯端末１３は、患者データおよび日常生活データの入力エリアを表示する入力表示手段と、入力された患者データおよび日常生活データを記憶するデータ第１記憶手段と、入力された患者データおよび日常生活データを第２携帯端末１４，１５に送信するデータ送信手段とを実行する。 - 特許庁

The memory element includes a first and second impurity areas in which one substance among Sb, Ga, or Bi is contained as a dopant and are formed on a semiconductor substrate, respectively, a dielectric film which is formed adjacent to each of the first and second regions on the semiconductor substrate and contains an charge storage layer and a high dielectric layer, and a gate electrode layer formed on the dielectric film.例文帳に追加

半導体基板にＳｂ、ＧａまたはＢｉのうち何れか一つの物質をドーパントとして含んでそれぞれ形成された第１及び第２不純物領域と、半導体基板上に第１及び前記第２不純物領域とそれぞれ接して形成され、電荷保存層及び高誘電体層を含む絶縁膜と、絶縁膜上に形成されたゲート電極層と、を含む半導体メモリ素子。 - 特許庁

Line signals having image information are continuously written in the line memory at a first rate, and in order to provide an image to a matrix display device 19, the line signals written in the line memory are continuously read out at a second rate different from the first rate.例文帳に追加

入力ビデオ信号源とラインメモリを有したマトリクスディスプレイの制御装置であって、入力ビデオ信号源は、入力ビデオ信号の1サイクルの内の、ＣＲＴ型ディスプレイの垂直ビーム走査期間に相当する第1の期間に第1複数ライン信号を有し、かつ1サイクル内の、ＣＲＴ型ディスプレイの垂直ビームのフライバック期間に相当する第２の期間に第２複数ライン信号を有し、前記ラインメモリには、画像情報を有するライン信号が第1のレートで連続的に書き込まれ、かつマトリクスディスプレイ装置に画像を提供するため、ラインメモリに書き込まれたライン信号が、第1のレートとは異なる第２のレートで連続的に読み出され。 - 特許庁

The latency counter includes a clock delay module for delaying an input clock based on at least one delay amount to output it as a delayed input clock, a frequency detector for detecting the frequency of a specific signal in a memory to set a delay amount based on this frequency, and a delay control signal generation module for outputting first and second delayed control signals corresponding to memory access control signals.例文帳に追加

レイテンシーカウンターは、少なくとも１つの遅延量に基づいて入力クロックを遅延させ、遅延済み入力クロックとして出力するクロック遅延モジュールと、メモリーにおける特定信号の周波数を検出し、これに基づいて遅延量を設定する周波数検知器と、遅延済み入力クロックと出力クロックに基づいて、メモリーアクセス制御信号に対応する第一遅延済み制御信号と第二遅延済み制御信号を出力する遅延制御信号発生モジュールとを含む。 - 特許庁

A backup management part 60 monitors operation of the expansion storage part 30 and performs backup processing to store specific data in the second storage part 70 as well only when processing to save the specific data in the memory 20 in the first storage part 40 is executed on the basis of a storage instruction by the registered application.例文帳に追加

バックアップ管理部６０は、展開保存部３０の動作を監視し、登録されたアプリケーションによる保存指示に基づいて、メモリ２０内の特定のデータを第１の格納部４０に保存する処理を行う場合に限り、当該特定のデータを第２の格納部７０にも保存するバックアップ処理を行う。 - 特許庁

The memory control chip has an address conversion part for, if an access request to a specific address in the first storage area which is indicated in the address information is issued, specifying an address by converting the specific address into its corresponding address in the second storage area on the basis of the correspondence indicated in the address information.例文帳に追加

メモリコントロールチップは、アドレス情報に示される第１の記憶領域内の特定のアドレスに対してアクセス要求があった場合には、アドレス情報に示される対応関係に基づいて特定のアドレスをこれに対応する第２の記憶領域内のアドレスに変換してアドレス指定を行うアドレス変換部を有する。 - 特許庁

When the set imaging condition is not stored in the memory 9a, the total required time is calculated temporarily and displayed as the residual time, and the residual time is corrected and displayed by an actual value of the time required for reconstitution of the first tomogram, to thereby display the accurate residual time.例文帳に追加

設定された撮像条件がメモリ９ａに記憶されていない場合は、仮に総所要時間を算出して残り時間として表示し、１枚目の断層像の再構成に要した時間の実績値により残り時間を修正して表示することにより、正確な残り時間の表示を可能とする。 - 特許庁

The screen generation part 66 stores data drawing the second area in buffer memories 62a or 62b, copying them in the other buffer memory and then, sequentially adds the data drawing the first area in the plurality of frames to the respective buffer memories 62a and 62b, respectively, to generate the screen.例文帳に追加

画面生成部６６は、バッファメモリ６２ａ又は６２ｂに、第２領域を描画したデータを格納し、それを他方のバッファメモリに複製した後、複数のフレームにおける第１領域を描画したデータのそれぞれを順次それぞれのバッファメモリ６２ａ及び６２ｂに追加することにより、画面を生成する。 - 特許庁

A semiconductor memory device comprises a semiconductor substrate 21 and a gate structure formed on the semiconductor substrate 21 and which comes into contact with a first impurity region 22a and a second impurity region 22b formed on the semiconductor substrate 21, and the gate structure utilizes a metal nitride as a trap site.例文帳に追加

半導体基板２１と、半導体基板２１上に形成され、当該半導体基板２１に形成された第１不純物領域２２ａ及び第２不純物領域２２ｂと接触するゲート構造体と、を備える半導体メモリ素子であって、ゲート構造体は、金属窒化物をトラップサイトとして利用している。 - 特許庁

The ferroelectric memory element 1A is configured in a way that there are stacked an organic ferroelectric layer 12 made of an organic ferroelectric, and an organic semiconductor layer 13 made of an organic semiconductor on at least one surface of the organic ferroelectric layer 12 between first and second electrodes 11, 14 facing each other.例文帳に追加

本発明に係る強誘電体記憶素子１Ａは、互いに対向する第１及び第２電極１１、１４間に、有機強誘電体から成る有機強誘電体層１２と該有機強誘電体層１２の少なくとも一方面に有機半導体から成る有機半導体層１３とが積層されている構造である。 - 特許庁

The filter arithmetic section 40 uses coefficients stored in one coefficient memory selected out of the first to N-th coefficient memories 52-1 to 52-N in response to a magnification factor or a reduction factor applied to the input image so as to generate pixel data after the magnification processing or the reduction processing.例文帳に追加

フィルタ演算部４０は、入力画像を拡大する倍率又は入力画像を縮小する倍率に応じて第１〜第Ｎの係数メモリ５２−１〜５２−Ｎの中から選択された１つの係数メモリに記憶された係数を用いて拡大処理又は縮小処理後の画素データを生成する。 - 特許庁

The bit latch includes circuits (213-215) changing the bit latch from the first state to the second state in accordance with a signal on a corresponding bit line generated in accordance with word line voltage on a selected word line being equal or larger than threshold voltage of a memory cell on a corresponding bit line connected to a selected word line.例文帳に追加

ビットラッチは、選択されたワード線に接続された対応するビット線上のメモリセルの閾値電圧より大きいか等しい選択されたワード線上のワード線電圧に応じて生成された対応するビット線上の信号に応じてビットラッチを第１状態から第２状態に変える回路(213−216)を含む。 - 特許庁

Since the reserved information after the lapse of the prescribed period from the time scheduled to execute resaved video recording has a possibility of being the unnecessary reservation information unexecuted for some reasons, the unnecessary reserved information stored in the memory can easily be erased by automatically erasing them sequentially from the oldest first.例文帳に追加

予約録画の実施予定時点から所定の期間を経過した予約情報は、何らかの理由で実行できなかった不要な予約情報である蓋然性が高いので、これらを古い予約情報より順に自動消去することにより、メモリに記憶された不要な予約情報を容易に消去することができる。 - 特許庁

To the memory device, a controller applies: first combination processing for combining physical blocks within one of the non-volatile memories and forming a logical block to be a target of simultaneous access; and second combination processing for combining physical blocks from the other non-volatile memories and forming a logical block to be the target of simultaneous access.例文帳に追加

これに対し、一の不揮発性メモリ内で複数の物理ブロックを組み合わせて同時アクセス対象となる論理ブロックを形成する第１の組み合わせ処理と、異なる不揮発性メモリからの複数の物理ブロックを組み合わせて同時アクセス対象となる論理ブロックを形成する第２の組み合わせ処理とを行う。 - 特許庁

The nonvolatile semiconductor memory device 1 is configured by using: a charge storing layer 7 laminated on a semiconductor substrate 2 via a first insulation film 6; a second insulation film 13; a third insulation film 14; a fourth insulation film 15; a fifth insulation film 16; a sixth insulation film 17; and a control gate electrode 9.例文帳に追加

不揮発性半導体記憶装置１を、半導体基板２上に第１の絶縁膜６を介して積層して設けた電荷蓄積層７、第２の絶縁膜１３、第３の絶縁膜１４、第４の絶縁膜１５、第５の絶縁膜１６、第６の絶縁膜１７、および制御ゲート電極９を用いて構成する。 - 特許庁

This data processor is provided with an A/D converter for converting an input analog signal via the first voltage transmission means into a digital signal, and a flash power source generation circuit for supplying a rewriting voltage to the flash memory, and the second voltage transmission means transmits the rewriting voltage to an input terminal side of the A/D converter.例文帳に追加

第１の電圧伝達手段を介して入力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、フラッシュメモリに書き換え電圧を供給するフラッシュ電源発生回路とを備え、第２の電圧伝達手段はその書き換え電圧を前記Ａ／Ｄ変換器の入力端子側に伝達するものである。 - 特許庁

An inverse phase focus data memory 20 for reducing the side lobe is recorded with transmission focus data for forming a second ultrasonic beam to be applied to the side lobe of the first ultrasonic beam, and a transmission circuit 16 for reducing the side lobe transmits a second ultrasonic wave from the vibrator corresponding to the probe 12 according to the data.例文帳に追加

サイドローブ低減用逆位相フォーカスデータメモリ２０には、第１超音波ビームのサイドローブにあてがわれる第２超音波ビームを形成するための送信フォーカスデータが記憶され、そのデータに従ってサイドローブ低減用送信回路１６は、プローブ１２の対応する振動素子から第２超音波を送信する。 - 特許庁

For a memory cell connected to one word line, applying a erasure pulse for erasing information (S1), first verifying confirming shift of threshold voltage by applying this erasure pulse (S2), and second verifying operation confirming whether over-erasure is caused by applying the erasure pulse or not are performed.例文帳に追加

１ワード線につながるメモリセルに対して、情報を消去するための消去パルス印加（Ｓ１）と、この消去パルス印加によるしきい値電圧のシフトを確認する第１のベリファイ動作（Ｓ２）と、上記消去パルス印加によって過剰消去が発生したか否かを確認する第２のベリファイ動作（Ｓ３）とを行う。 - 特許庁

For arithmetic processing such as the setup of illumination that does not need to output a light modulation control signal to an illumination load 4, faster arithmetic processing can comparatively be performed by reading all the operation signals stored in the first memory part 12 and operating the respective light modulation signals by the arithmetic processing part 14.例文帳に追加

照明の仕込みなど、照明負荷４に調光制御信号を出力する必要のない演算処理に対しては、第１の記憶部１２に記憶された全ての操作信号を読み出させて各々の調光表示信号を演算処理部１４で演算する方が早く演算処理をすることができる。 - 特許庁

A NAND memory stores a CDMA communication program, first differential data for converting the CDMA communication program into a GSM communication program, second differential data for converting the GSM communication program into the CDMA communication program, and a software update engine for performing inter-conversion between the respective communication programs.例文帳に追加

ＣＤＭＡ通信プログラムと、このＣＤＭＡ通信プログラムをＧＳＭ通信プログラムに変換するための第１の差分データと、ＧＳＭ通信プログラムをＣＤＭＡ通信プログラムに変換するための第２の差分データと、各通信プログラム間の相互の変換処理を行うためのソフト更新エンジンとをＮＡＮＤメモリに記憶する。 - 特許庁

The printer prints first image data based on a print request from a host unit and second image data stored in a memory provided in a cartridge for holding a recording material on a print recording medium.例文帳に追加

本発明は、ホスト装置から送られる印刷要求に基づく第１のイメージデータに基づいて印刷記録媒体に対して印刷するとともに、記録材料を保持するカートリッジに設けられたメモリに記憶された第２のイメージデータに基づいて前記印刷記録媒体に対して印刷することを特徴とするプリンタである。 - 特許庁

A memory section is composed of variable resistance films 23 which are formed on lower electrodes 25 and striped second lines 21 which are formed perpendicularly to first lines 22 on the variable resistance films 23, cover the top including sides of the variable resistance films 23 and are extended toward the outside.例文帳に追加

下部電極２５上に形成された可変抵抗膜２３と、可変抵抗膜２３上に第１の配線２２と交差する方向に形成されて可変抵抗膜２３の側面を含む上面を覆い、かつ外側に拡大して形成されたストライプ形状の第２の配線２１とで記憶部が構成されている。 - 特許庁

To provide a flash memory element in which a semiconductor substrate in the boundary of a cell region and a peripheral circuit region can be protected from an etching step for forming first and second trenches and a leak current generated due to damage on the semiconductor substrate can be prevented from increasing, and to provide its fabrication process.例文帳に追加

セル領域と周辺回路領域との境界部の半導体基板を第１トレンチおよび第２トレンチの形成のためのエッチング工程から保護することができ、半導体基板の損傷で発生する漏れ電流の増加を防止することができる、フラッシュメモリ素子およびその製造方法を提供する。 - 特許庁

In the semiconductor nonvolatile memory device, a tunnel insulating film is provided between a tunnel region in a drain region and the side surface of a floating gate electrode formed in a form of being embedded in a fine hole, and a first conductivity type tunnel preventing region which is in an electrically floating state is provided in the vicinity of the surface of the drain region in contact with the fine hole.例文帳に追加

ドレイン領域内のトンネル領域と微細穴に埋め込まれる形で形成されたフローティングゲート電極の側面との間にはトンネル絶縁膜を設け、微細穴に接するドレイン領域の表面付近には、電気的にフローティング状態である第１導電型のトンネル防止領域を設けた。 - 特許庁

After initialization, when a certain music of a certain disk is being reproduced, in the case a user requests the reproducing of a certain music of a different disk, at first, the leading part data posterior to the compression of the specified music of the disk specified by the user are read out from the leading part memory and the data are expanded by a data expanding circuit 44 to be outputted.例文帳に追加

初期化後、あるディスクのある曲を再生している時に、ユーザが別のディスクのある曲の再生を要求した場合、まず、ユーザの指定したディスクの、指定した曲の圧縮後の先頭部データを先頭部メモリから読み出し、データ伸長回路４４によって伸長して出力する。 - 特許庁

This device is provided with a word line driving circuit 2 driving a word line connected to a memory cell and resetting the word line, and the device is constituted so that a reset level of the word line driving circuit 2 set when reset operation of the word line is performed is switched between a first potential of a ground potential and the like and a second potential of a negative potential and the like.例文帳に追加

メモリセルに接続されたワード線を駆動してワード線をリセットするワード線駆動回路を備え、ワード線のリセット動作を行う際に設定されるワード線駆動回路のリセットレベルを、接地電位等の第１の電位と、マイナス電位等の第２の電位との間で切り替えるように構成される。 - 特許庁

This method comprises acquiring an assignment size stored in a storage device, assigning the physical memory to a first area using the acquired assignment size, detecting an I/O device assignable to a second area, and changing the assignment size information stored in the storage device according to the detected I/O device.例文帳に追加

記憶装置に格納された割り当てサイズを取得し、前記取得した割り当てサイズを用いて前記第１エリアに前記物理メモリを割り当て、前記第２エリアに割り当て可能なＩ／Ｏデバイスを検出し、検出されたＩ／Ｏデバイスに応じて前記記憶装置に格納された前記割り当てサイズ情報を変更する。 - 特許庁

Each field measuring instrument unit disposed in each remote location includes a sensor for generating a digital reading; a memory for storing the digital reading, a first communication unit for exchanging information between the remote location and a central location; and a processor for performing various kinds of control and the like.例文帳に追加

各遠隔ロケーションに配置された各現場計測器ユニットは、ディジタル出力読み値を生成するためのセンサ、ディジタル出力読み値をストアするためのメモリ、遠隔ロケーションと中央ロケーションの間において情報を送受するための第１の通信ユニット、各種コントロール等するためのプロセッサ、を包含する。 - 特許庁

In a projector, since first through eighth memories are allotted conforming to memory allotment rule in which the serial number of the unit three-dimensional rectangular body Q is considered, the unit three-dimensional rectangular body Q is specified by xyz coordinate of the data to be converted; and correction data of the eight lattice points used for data conversion are read out.例文帳に追加

プロジェクターでは、単位３次元方形体Ｑの通し番号を考慮したメモリー割付規則に従って第１〜第８メモリーを割り付けるので、被変換データのｘｙｚの座標により単位３次元方形体Ｑを特定して、データ変換に用いる８個の格子点の補正データを読み出す。 - 特許庁

The MOS semiconductor memory device 601 includes a second insulating film 112 and a fourth insulating film 114 having an intermediate size of a band gap between a first insulating film 111 and a fifth insulating film 115 having a larger band gap and a third insulating film 113 having the smallest band gap.例文帳に追加

ＭＯＳ型半導体メモリ装置６０１は、大きなバンドギャップを持つ第１の絶縁膜１１１および第５の絶縁膜１１５と、最も小さなバンドギャップを持つ第３の絶縁膜１１３との間に、両者の中間の大きさのバンドギャップを持つ第２の絶縁膜１１２および第４の絶縁膜１１４を備えている。 - 特許庁

If the arguments meets a requirement, the control server 1 acquires a global IP address in a record including the identification information from a database server 2 (S23), accesses a corresponding gateway device (second gateway device G2), acquires terminal device information about a memory 4 (S31), and sends this information to the first gateway device G1 (S33).例文帳に追加

制御サーバ１は、引数が条件を満たせば、データベースサーバ２から当該識別情報を含むレコード内のグローバルＩＰアドレスを取得し（Ｓ２３）、対応するゲートウェイ装置（第２ゲートウェイ装置Ｇ２）にアクセスして、記憶装置４に関する端末装置情報を取得し（Ｓ３１）、第１ゲートウェイ装置Ｇ１に送信する（Ｓ３３）。 - 特許庁

A blinking state detection means 54 detects a blinking state of an eye shown by the eye area by successively comparing a characteristic value successively calculated by the eye state identification means 51 for time-series frame images with the first threshold or second threshold stored in the threshold memory 53 by the setting means 52.例文帳に追加

瞬き状態検出手段５４は、時系列なフレーム画像について目状態識別手段５１が順次算出する特徴量の値を、閾値設定手段５２が閾値用メモリ５３に記憶せしめた第１閾値または第２閾値と順次比較することにより、目領域が表す目の瞬き状態を検出する。 - 特許庁

For example, when the value of the total use time data of a liquid panel stored in the liquid panel memory is 40,000 hours or more (S32: Yes), all the display LEDs 49, i.e., all of the third LED, second LED and first LED, are turned on (S35-S37), and this state is continued for 5 seconds (S38: No).例文帳に追加

例えば、液晶パネルメモリに記憶される液晶パネルの総使用時間データの値が４万時間以上である場合には（Ｓ３２：Ｙｅｓ）、表示ＬＥＤ４９をすべて、即ち、第３ＬＥＤ、第２ＬＥＤ、第１ＬＥＤをすべて点灯し（Ｓ３５〜Ｓ３７）、かかる状態を５秒間継続する（Ｓ３８：Ｎｏ）。 - 特許庁

The signal electric charge read by the first vertical transfer part (23a) is mixed in the horizontal transfer part (61) to be transferred, and the electric charge transferred in the state where the signal electric charge is not read by the second vertical transfer part (23b) is accumulated and transferred separately from the signal electric charge, by control of electric charge transmission timing by the memory part.例文帳に追加

メモリ部による電荷送出タイミングの制御により、第１垂直転送部（２３ａ）によって読み出された信号電荷を水平転送部（６１）内で混合して転送し、第２垂直転送部（２３ｂ）によって信号電荷を読み出さない状態で転送された電荷を信号電荷とは別個に蓄積して転送する。 - 特許庁

A maximum value holding unit 1-2 stores the maximum value of the correlation values output from the comparison unit 1-1; and after the completion of storing of the correlation values of the first predetermined number in the memory unit 5-3, the maximum value of the stored correlation values is output to the peak detecting unit 5-4 as a peak from among the peaks of the second predetermined number.例文帳に追加

最大値保持部１−２は、比較部１−１から出力される相関値の最大値を格納し、記憶部５−３への第１の所定数の相関値の格納の完了後に、第２の所定数のピークのうちの１つのピークとしてピーク検出部５−４に、該格納した相関値の最大値を出力する。 - 特許庁

After a power source is turned off during reproduction processing of contents dada by a player 30, when the power source is turned on again, the CPU 10 makes the DDR-SDRAM 24 store contents data stored in the first nonvolatile memory 52, and the player 30 performs reproduction processing of contents data stored in the DDR-SDRAM 24.例文帳に追加

そして、プレイヤ３０によるコンテンツデータの再生処理中に電源がオフされた後、再度電源がオンとなった場合、ＣＰＵ１０は、第１不揮発性メモリ５２に記憶されたコンテンツデータをＤＤＲ−ＳＤＲＡＭ２４に記憶させ、プレイヤ３０は、当該ＤＤＲ−ＳＤＲＡＭ２４に記憶されたコンテンツデータの再生再開処理を行う。 - 特許庁

Next, when the difference absolute value is larger than the first threshold and smaller than the second threshold, a defective pixel address is registered in a defective pixel address memory as a target for static correction, and when the difference absolute value is larger than the second threshold, a defective pixel is determined as a pixel to which dynamic correction is performed (steps ST 8 to ST 12).例文帳に追加

次に、差分絶対値が、第一のしきい値より大きく第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリに欠陥画素アドレスを登録し、差分絶対値が第二のしきい値より大きい場合は動的補正を行う画素として判定する（ステップＳＴ８〜ＳＴ１２）。 - 特許庁

A control gate electrode film 103 includes a common connection part 1031 extending in a first direction, and an electrode configuration part 1032 projecting from the common connection part 1031 in the second direction and provided for each memory cell MC on an upper part or a lower part of the floating gate electrode film 109 via an inter-electrode insulation film 108.例文帳に追加

制御ゲート電極膜１０３は、第１の方向に延在する共通接続部１０３１と、共通接続部１０３１から第２の方向に突出し、フローティングゲート電極膜１０９の上部または下部に電極間絶縁膜１０８を介してメモリセルＭＣごとに設けられる電極構成部１０３２と、を有する。 - 特許庁

This manufacturing method of a semiconductor memory element is provided with a first step wherein the interlayer insulating film is formed in an upper part of a semiconductor substrate on which a capacitor is formed, and a second step wherein the interlayer insulating film is dry-etched under a condition that electron temperature of the plasma is maintained to 2.0 eV to 4.0 eV and the capacitor is exposed.例文帳に追加

本発明の半導体メモリ素子の製造方法は、キャパシタが形成された半導体基板上部に層間絶縁膜を形成する第1ステップ、及びプラズマの電子温度を2.0eVないし4.0eVに保持した条件下に前記層間絶縁膜をドライエッチングして前記キャパシタを露出させる第2ステップを備えている。 - 特許庁

A control unit 102 writes information from the outside into a cache memory 108 when a vibration amount of an HDD 106 detected by a vibration sensor 104 is equal to or more than a first threshold and equal to or less than a second threshold, and a processing load of the information recording device 100 is less than a predetermined value.例文帳に追加

制御部１０２は、振動センサ１０４によって検出されるＨＤＤ１０６の振動量が第１閾値以上であって、第２の閾値以下の範囲内であり、且つ、情報記録装置１００の処理負荷が所定値未満である場合には、外部からの情報をキャッシュメモリ１０８に書き込む。 - 特許庁

A map is stored in the memory 45; and when the push button switch 38 is depressed, with regard to the CPU44, the CPU44 is made to turn on or turn off a rising automatic stop action and a horizontal automatic stop action, based on the map and the operated amount detection signal from the first potentiometer 36 and the second potentiometer 37.例文帳に追加

メモリ４５には、マップが記憶されており、ＣＰＵ４４は、押しボタンスイッチ３８が押されているときに、第１ポテンショメータ３６及び第２ポテンショメータ３７からの操作量検出信号とマップとに基づいて、ＣＰＵ４４に揚高自動停止動作及び水平自動停止動作をＯＮ又はＯＦＦさせる。 - 特許庁

Between a main board 201 and an ROM DIMM 207, a CPU 21 and an SPD 35 are connected through a dedicated bus 22 while a memory control section 25 and first and second ROMs (31, 33) are connected through a bus common to both ROMs (31, 33), i.e., a bus (ROM bus) 24 for page mode ROM.例文帳に追加

メインボード２０１とＲＯＭ ＤＩＭＭ２０７との間は、ＣＰＵ２１とＳＰＤ３５との間が専用のバス２２により、メモリ制御部２５と第１、第２のＲＯＭ（３１、３３）との間が双方のＲＯＭ（３１、３３）に共通のバスであるページモードＲＯＭ用のバス（ＲＯＭバス）２４により夫々接続される。 - 特許庁

When the car wash main body 1 carries out first backward moving, the top brush 10 is controlled to ascend/descend on the basis of the stored contents stored in the memory means, and washing water using hot water of higher temperature is injected from the washing water injecting devices M, C, R to wash the vehicle V.例文帳に追加

洗車機本体１の第１復行時には、記憶手段に記憶されている記憶内容に基づいてトップブラシ１０が昇降制御されるとともに、洗浄水噴射装置Ｍ，Ｃ，Ｒから、より高温の温水を用いた洗浄水が噴射され、それによって車両Ｖの洗浄が行われる。 - 特許庁