「first memory」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

A memory string MS includes: a U-shaped semiconductor layer 35 including a pair of columnar sections 35a extended vertically and a connection section 35b connecting their lower ends; a charge storage layer 34 formed while surrounding the columnar sections 35a; and first to fourth word line conductive layers 32a-32d formed while surrounding the columnar sections 35a and the charge storage layer 34.例文帳に追加

メモリストリングＭＳは、垂直方向に延びる一対の柱状部３５ａ、それらの下端を連結する連結部３５ｂを有するＵ字状半導体層３５と、柱状部３５ａを取り囲むように形成された電荷蓄積層３４と、柱状部３５ａ及び電荷蓄積層３４を取り囲むように形成された第１〜第４ワード線導電層３２ａ〜３２ｄとを備える。 - 特許庁

A control device 34 calculates a planned feeding amount (a second preset value) of urea water (second fluid) corresponding to a feeding amount (a first preset value) of light oil on the basis of a rate stored in a memory 39 when light oil and urea water are input as liquid types to be fed by an input device 40a, and then sets the calculated value as a preset value for urea water.例文帳に追加

制御装置３４は、入力装置４０ａにより供給すべき液種として軽油と尿素水が入力された場合、軽油の供給量(第１のプリセット値)に対応する尿素水（第２の流体）の予定供給量（第２のプリセット値）をメモリ３９に記憶された割合に基づいて演算し、この演算値を尿素水のプリセット値として設定する。 - 特許庁

The game machine has a display means for displaying a performance picture using image data including invisible data not visually recognized by a human being and embedded therein, a memory means storing at least the first image data including the invisible data embedded and the second image data not including the invisible data embedded, and a performance mode setting means for setting two or more performance modes.例文帳に追加

遊技台は、人間が視覚的に認識できない不可視データが埋め込まれた画像データを用いて演出画像を表示する表示手段と、不可視データが埋め込まれた第１画像データ、および、不可視データが埋め込まれていない第２画像データを少なくとも記憶する記憶手段と、複数種類の演出モードの設定を行う演出モード設定手段と、を備える。 - 特許庁

The natural language parsing device creates a syntactic forest including a plurality of construction trees, by subjecting an inputted line of morphemes to syntactic parsing and comprises a first memory for storing grammar rules and a detection means for detecting on the basis of the grammar rules and from the inputted line of morphemes any head-words and a head-word-dominant area corresponding to partial structures dominated by the head-words.例文帳に追加

入力形態素列を構文解析することにより、複数の構文木を内包する統語森を生成する自然言語解析装置であって、文法規則を記憶する第１のメモリを具備し、前記文法規則に基づいて、前記入力形態素列から主辞及び前記主辞が支配する部分構造に相当する主辞支配域を検出する検出手段を具備する。 - 特許庁

The method of erasing data of the SONOS memory device is characterised in that the data are erased by injecting hot holes that are generated by high electric field between at least one of the first electrode and the second electrode both connected with at least one bit line and a gate electrode connected with a wordline, into a nitride film through a tunnel oxide film energy barrier.例文帳に追加

少なくとも一つのビットラインに接続された第１及び第２電極のうち少なくとも一つの電極とワードラインに接続されたゲート電極間の高電界によって発生するホットホールがトンネル酸化膜エネルギー障壁を越えて窒化膜に注入されることによってデータが消去されることを特徴とするＳＯＮＯＳメモリ素子のデータ消去方法である。 - 特許庁

The packet processing device is provided with a retrieval engine containing an associative memory for transferring a packet based on an entry corresponding to route information, a first processor which performs retrieval before packet processing is transferred to the retrieval engine, and a second processor which performs relay retrieval for relaying the packet based on the retrieved result of the retrieval engine.例文帳に追加

パケット処理装置は、パケットの転送を経路情報対応のエントリに基づいて行うための連想メモリを含む検索エンジン部と；前記パケットの処理を前記検索エンジン部に渡す前の検索前処理を担当する第１のプロセッサと；前記検索エンジン部の検索結果に基づいて前記パケットの中継処理を行うための検索後処理を担当する第２のプロセッサとを備える。 - 特許庁

The buttress attachment feature 160 may include a shape memory alloy, such as a nickel titanium alloy, that is responsive to a temperature change to allow the buttress attachment feature 160 to move between a first position where a free end of the buttress attachment feature 160 is substantially spaced from the tissue contacting surface, and a second position where the surgical attachment feature is approximated with respect to the tissue contacting surface.例文帳に追加

バットレスアタッチメント特徴１６０は、ニッケルチタン合金等の形状記憶合金を含み、温度変化に反応し、バットレスアタッチメント特徴１６０の自由端が組織接触表面から実質的に離間する第１の位置と、外科用アタッチメント特徴が組織接触表面に対し近接する第２の位置との間で、バットレスアタッチメント特徴１６０を移動させてもよい。 - 特許庁

According to an embodiment of this invention, a graphics processing unit detects a feature of video data by analyzing a frame group of the video data by using at least one of first processing core among a plurality of processing core, and applies processing to the audio data in a memory associated with the detected feature of the video data by using at least one of second processing core among the plurality of processing core.例文帳に追加

実施形態によれば、グラフィクスプロセッシングユニットは、複数のプロセッシングコア内の少なくとも一つの第１プロセッシングコアを用いてビデオデータのフレーム群を解析して前記ビデオデータの特徴を検出すると共に、前記複数のプロセッシングコア内の少なくとも一つの第２プロセッシングコアを用いて、メモリ上のオーディオデータに前記検出されたビデオデータの特徴に関連付けられた加工を施す。 - 特許庁

Each time a radio operation signal including an authentication code is received, whether or not the authentication code in the radio operation signal is a valid authentication code matching one of a plurality of first to N-th authentication codes stored in a memory is decided, and when it is decided that the authentication code in the radio operation signal is valid, an operation signal is output to a main device.例文帳に追加

認証符号を含む無線操作信号を受信する度に、該無線操作信号中の前記認証符号が、メモリに記憶されている1番目からＮ番目までの複数の認証符号のうちの１つと一致する有効な認証符号であるか否かを判定し、前記無線操作信号中の前記認証符号が有効と判定されたとき、主装置へ操作信号を出力する。 - 特許庁

This manufacturing method contains a step in which the impurities are selectively introduced at a first concentration, into a region for nonvolatile memory cells 20R and a region for the electrostatic discharge damage countermeasure transistors 10R in the semiconductor substrate 1, and thereby the tunnel diffusion layer 24 is formed; and at the same time, a source region 11 and a drain region 12 of the electrostatic discharge damage action transistor are formed.例文帳に追加

この製造方法は、半導体基板１において不揮発性メモリセル用領域２０Ｒおよび静電破壊対策トランジスタ用領域１０Ｒに第１濃度で不純物を選択的に導入することによって、トンネル拡散層２４を形成し、同時に静電破壊対策トランジスタのソース領域１１およびドレイン領域１２を形成する工程を含む。 - 特許庁

To control an operation of an operated member with high precision without providing a memory storage which memorizes the compensation value for correcting a detection value in the operation state of the operated member to a regular detection value in a second control device controlling the operation of the operated member of an external device according to a command signal from a first control device controlling an operation of an internal combustion engine.例文帳に追加

内燃機関を運転制御する第１制御装置から受信する指令信号に従って外部機器の被作動部材を作動制御する第２制御装置に、被作動部材の作動状態に対する検出値を正規の検出値に補正するための補正値を記憶する記憶装置を設けることなく、被作動部材をより高精度に作動制御する。 - 特許庁

A suture includes: a body portion defining a longitudinal axis; and an end effector 10 formed from the body portion, the end effector including a shape memory material and including first and second extensions extending outwardly from the longitudinal axis in opposite directions when the end effector is in a permanent configuration, and the first and second extensions extending substantially along the longitudinal axis when the end effector is in a temporary position.例文帳に追加

長手方向軸を規定する本体部分；ならびに該本体部分から形成されたエンドエフェクタ１０であって、該エンドエフェクタは、形状記憶材料を含有し、そして第一の延長部および第二の延長部を備え、該第一の延長部および該第二の延長部は、該エンドエフェクタが永続的構成にある場合に、該長手方向軸から外向きに逆方向に延び、そして該第一の延長部および該第二の延長部は、該エンドエフェクタが一時的位置にある場合に、該長手方向軸に実質的に沿って延びる、エンドエフェクタ、を備える、縫合糸。 - 特許庁

The guide catheter includes a tubular section formed of a shape memory polymer that can transform dynamically between first and second states or conditions, or among three states or conditions, to provide a wide range of properties of the guide catheter as desired during delivery of the guide catheter through the vasculature to a target site, and during removal of the guide catheter from the target site and vasculature.例文帳に追加

ガイドカテーテルは、脈管構造を通って標的部位までのガイドカテーテルの送達中、及び標的部位及び脈管構造からのガイドカテーテルの取り外し中に、所望に応じてガイドカテーテルの広範な特性を提供するために、第１及び第２の形態若しくは状態の間、又は３つの形態若しくは状態間を動的に転換することができる形状記憶ポリマーから形成された管状区分を含む。 - 特許庁

A programming method of the ferroelectric memory device includes; a first step for decoding a signal inputted to a signal inputting part; a second step for activating a program mode operation signal corresponding to a program mode and deactivating the signal input part in the case that the decoding result corresponds to a prescribed program mode; and a third step for performing the program mode in response to the program mode operation signal.例文帳に追加

また、強誘電体メモリ装置のプログラム方法は、信号入力部に入力された信号をディコーディングする第１の段階、前記ディコーディング結果所定のプログラムモードに該当する場合、前記プログラムモードに対応するプログラムモード動作信号を活性化して前記信号入力部を非活性化する第２の段階、及び前記プログラムモード動作信号に応えてプログラムモードを行う第３の段階を含む。 - 特許庁

The image processing circuit 50 sequentially receives the input from the electronic endoscope 10, processes the image using moving image parameters of a moving image register 51 and, when the image signal is input from the frame memory 49 via a first switch circuit 47 and the image signal is associated with the identification flag ST, processes the image using still image parameters of a still image register 52.例文帳に追加

画像処理回路５０は、電子内視鏡１０から画像信号が順に入力され、動画用レジスタ５１の動画用パラメータを用いて画像処理を行うとともに、第１スイッチ回路４７を介してフレームメモリ４９から画像信号から入力され、該画像信号に識別フラグＳＴが関連付けられている場合には、静止画用レジスタ５２の静止画用パラメータを用いて画像処理を行う。 - 特許庁

The manufacturing method of the semiconductor storage device comprises the steps of forming a floating gate formed via a tunnel oxide film on a semiconductor substrate between a source region and a drain region formed on the substrate in a laminated structure of a first conductive film and a second conductive film, and constituting a memory cell having a control gate formed on the floating gate via the interlayer capacitive film.例文帳に追加

半導体基板上に形成されたソース領域とドレイン領域との間の前記半導体基板上にトンネル酸化膜を介して形成されたフローティングゲートが第１導電膜と第２導電膜より積層構造に形成され、前記フローティングゲート上に層間容量膜を介して形成されたコントロールゲートとを備えたメモリセルより構成される半導体記憶装置により、上記の課題を解決する。 - 特許庁

In such a manner, the waveform generating device 15 impresses a deletion pulse for erasing a write pulse and write information and also impress a bipolar pulse with a first polarity and a second polarity between the erase pulse and the write pulse, and thereby erases remaining of an optical memory by irradiation with reading light and also prevent liquid crystal 9 from being reversed by the write pulse also in the unirradiated part.例文帳に追加

これによって波形発生装置１５は書込みパルスおよび書込み情報を消去する消去パルスを印加するとともに、消去パルスと書込みパルスとの間に第１極性と第２極性との双極性パルスを印加して、読出し光の照射による光メモリの残留を消去するとともに、光未照射部分も書込みパルスによって液晶９を反転させないようにする。 - 特許庁

The digital broadcasting/receiving apparatus is composed so that a user can select either a first registration format for registering information for specifying a program and a frequency including the program with one program as a registration unit or a second registration format for registering information for specifying only the frequency with one frequency as a registration unit as specific preset information to be registered in a preset memory.例文帳に追加

プリセットメモリに登録する所定のプリセット情報として、１つの番組を登録の単位として、番組と該番組を含んでいる周波数とを特定する情報を登録する第１の登録形式と、１つの周波数を登録の単位として、周波数のみ特定する情報を登録する第２の登録形式のいずれかをユーザー選択できるようにデジタル放送受信装置を構成しておく。 - 特許庁

At a wireless broadcast receiving apparatus which includes a plurality of antennas and receives a broadcast wave at one antenna selected in accordance with a receiving state from among the plurality of antennas, after an input signal level L becomes lower than or equal to a predetermined first level L1 in a receiving frequency, information relating to an antenna selected as a receiving antenna for receiving a broadcast wave is stored in a memory for each antenna.例文帳に追加

複数のアンテナを備え、該複数のアンテナのうち受信状態に応じて選択した一つのアンテナを用いて放送波を受信するダイバシティ動作を行う無線放送受信装置において、受信周波数にて入力信号レベルＬが所定の第１レベルＬ１以下になった後、放送波を受信する受信アンテナとして選択されたアンテナに関する情報をメモリに各アンテナ別に記憶する。 - 特許庁

An information processor includes: an extracting means for reading electronic watermark information from the first medium, where layout information indicating the layout of the image is embedded as the electronic watermark information, and extracting the layout information; a reading means for reading image data indicating the image from a memory; and a forming means for forming the image indicated by the image data on an output medium, based on the layout information.例文帳に追加

情報処理装置は、画像の配置を示すレイアウト情報が電子透かし情報として埋め込まれた第１の媒体から、該電子透かし情報を読み出して該レイアウト情報を抽出する抽出手段と、画像を示す画像データをメモリから読み出す読出手段と、前記画像データが示す画像を前記レイアウト情報に基づいて出力媒体上に形成する形成手段と、を備える。 - 特許庁

This device has a first signal buffer receiving an address control signal and generating an address control signal stored temporarily, a mode detecting circuit receiving the address control signal stored temporarily and generating a burst control signal, and a core access trigger circuit receiving the burst control signal and generating a core access signal used for starting core access for burst mode operation of the memory device.例文帳に追加

本発明の装置は、アドレス制御信号を受け、一時的に記憶されたアドレス制御信号を生成する第１の信号バッファと、一時的に記憶されたアドレス制御信号を受け、バースト制御信号を生成するモード検出回路と、バースト制御信号を受け、記憶装置のバーストモード動作用のコア・アクセスを開始させるため使用されるコア・アクセス信号を生成するコア・アクセス・トリガ回路と、を有する。 - 特許庁

The method for manufacturing a ferroelectric memory 1000 includes a step (a) wherein a lower electrode layer 20, a ferroelectric layer 30, and a first upper electrode layer 40 are stacked in sequence on a substrate 10; a step (b) to anneal the ferroelectric lamination; and a step (c) to pattern the ferroelectric lamination into a specified shape.例文帳に追加

本発明にかかる強誘電体メモリ１０００の製造方法は、（ａ）基体１０の上方に下部電極層２０、強誘電体層３０、および第１の上部電極層４０を順次積層することにより強誘電体積層体を形成する工程と、（ｂ）前記強誘電体積層体にアニール処理を行う工程と、（ｃ）前記強誘電体積層体を所定の形状にパターニングする工程と、を含む。 - 特許庁

The message of Bolton EYRES-MONSEL, First Lord of the Admiralty, by BBC from England, and the message of William STANDLEY, Chief of Naval Operation, by NBC from America were broadcast respectively, and it happened that the program by NBC finished earlier than planned, so the NBC broadcast the Japanese songs "Oedo Nihon-bashi Bridge" and "Kappore," which were completely unsuitable to the funeral memory, to fill its allotted time. 例文帳に追加

イギリスからはボルトン・イヤーズ＝モンセル海軍省(イギリス)のメッセージが英国放送協会から、アメリカからはウィリアム・スタンドレイアメリカ海軍作戦部長のメッセージがNBCからそれぞれ放送されたが、アメリカからの放送では予定より早く終了したため、時間調整に日本の曲として『お江戸日本橋』『かっぽれ』という、おおよそ追悼に似つかわしくない音楽が放送されてしまうというハプニングが起こった。 - Wikipedia日英京都関連文書対訳コーパス

To provide a method of forming an element isolation layer of a semiconductor memory device, capable of filling a fluid first insulating film on the bottom surface of a trench, forming a second insulating film, then performing a dry etching process and a wet etching process and reducing the amount of fluorine (F) included in the second insulating film while expanding the top width of the trench.例文帳に追加

本発明は、トレンチの底面に流動性の第１の絶縁膜を満たし、第２の絶縁膜を形成した後に乾式エッチング工程及び湿式エッチング工程を行ってトレンチの上部の幅を広げながら第２の絶縁膜に含まれるフッ素(Ｆ；fluorine；フローリン)の量を減少させることができる半導体メモリ素子の素子分離膜形成方法を提供することを可能にすることを目的としている。 - 特許庁

This system is provided with a reference voltage generating circuit 1 inputting power voltage VDDQ for output buffer, eliminating the noise of this power voltage, generating reference voltage by resistance division from the noise-eliminated power voltage VDDQ and outputting it, and an input first stage circuit 30 inputting the reference voltage and an external input signal from the outside and generating an internal drive signal for driving a semiconductor memory.例文帳に追加

出力バッファ用電源電圧を入力して該電源電圧のノイズを除去する手段及び前記ノイズを除去された前記電源電圧から抵抗分割により基準電圧を生成して出力する手段を有する基準電圧発生回路と、前記基準電圧及び外部から外部入力信号を入力してこれらから半導体メモリを駆動する内部駆動信号を生成する入力初段回路とを備える。 - 特許庁

The input termination control device of a semiconductor memory is constituted of an input termination for matching impedance when a signal is received at a transmission line, a test circuit receiving an input termination-off instruction and an off-release-instruction and outputting the input termination off-control signal, and first and second switch performing switching-on-off by the input termination on-off control signal of the test circuit.例文帳に追加

半導体メモリの入力ターミネーション制御装置において、伝送ラインに信号が受信されるときにインピーダンスをマッチングさせるための入力ターミネーションと、外部からテスト入力ピンを通して入力ターミネーションオフ命令及びオフ解除命令を受けて前記入力ターミネーションオン・オフ制御信号を出力するテスト回路と、前記テスト回路の入力ターミネーションオン・オフ制御信号によりスイッチングオン・オフする第１及び第２スイッチと、から構成される。 - 特許庁

A memory controller directly instructs the data destruction means to inquire a hardware code in response to a data operation request from a computer through an interface, to permit access in response to a hardware input, and to make data resident in the data storage medium unreadable in response to a failure in receiving a first hardware input through the interface independently from the operation situation of a request source computer.例文帳に追加

メモリ・コントローラは、インターフェースを介するコンピュータによるデータ操作要求に応答してハードウェア・コードについて照会することと、ハードウェア・コード入力に応答してアクセスを許可すること、または要求元コンピュータの動作状況と独立に、インターフェースを介して第１ハードウェア・コード入力を受け取るのに失敗することに応答してデータ記憶媒体に常駐するデータを読取不能にするようにデータ破壊手段に直接に指示する。 - 特許庁

Therefore, it is characterized in that a device includes a cell array including many memory cells, a BIST block performing BIST operation for the cell array, a BISR block performing BISR operation for the cell array, and an instruction decoder generating a first control signal selecting BIST operation by the BIST block or a test by the external tester and a second control signal controlling BISR operation by the BISR block.例文帳に追加

このため、多数のメモリセルを含むセルアレイと、前記セルアレイに対するＢＩＳＴ動作を行なうＢＩＳＴブロックと、前記セルアレイに対するＢＩＳＲ動作を行なうＢＩＳＲブロックと、前記ＢＩＳＴブロックによるＢＩＳＴ動作又は外部テスタによるテストを選択する第１の制御信号、及び前記ＢＩＳＲブロックによるＢＩＳＲ動作を制御する第２の制御信号を発生する命令ディコーダとを含むことを特徴とする。 - 特許庁

This memory controller is provided with a first means generating additional information corresponding to the logic block address responding to the demand from a host computer to write user data and a second means writing the logic block address and the additional information on prescribed multiple pages without writing the logic block address and the additional information on pages other than pages prescribed by a page address and the sequential, prescribed and multiple pages including the top page.例文帳に追加

ホストコンピュータよりユーザデータの書き込みが要求されたことに応答して、論理ブロックアドレスに対応する付加情報を生成する第１の手段と、ページアドレスにより特定されるページ及び先頭ページを含む連続した所定の複数ページのいずれでもないページには論理ブロックアドレス及び付加情報を書き込むことなく、上記所定の複数ページに対して論理ブロックアドレス及び付加情報を書き込む第２の手段とを備える。 - 特許庁

The image processing apparatus having an image processing module for processing a command obtained by adding control information to data composed of a register set value or pixel data successively reads data to be processed from a continuous first address space storing the data by direct memory access, generates a command processable by the image processing module by adding control information for forining the command to the read data, and transfers the generated command to the image processing module.例文帳に追加

レジスタ設定値または画素データからなる処理対象データに制御情報が付加された形態のコマンドを処理する画像処理モジュールを有する画像処理装置は、処理対象データが格納された連続する第１のアドレス空間から、ダイレクトメモリアクセスにより処理対象データを順次に読み出し、読み出した処理対象データにコマンド化のための制御情報を付加することにより画像処理モジュールが処理可能なコマンドを生成し、該コマンドを画像処理モジュールへ転送する。 - 特許庁

The image reproducing device for reproducing the still images is equipped with an image processor 6 as a processing means for processing the still images which are to be reproduced respectively and a control unit 1 which stores the designated processing content in a memory 7 when the first one of the still images is subjected to processing by the processing means, and the stored designated processing content is applied to the other still images.例文帳に追加

複数の静止画を再生する画像再生装置において、再生される複数の静止画中のそれぞれに対して処理を施す処理手段として画像処理部６などを備え、その処理手段により前記複数の静止画中の最初の一つに対して処理を施すとき、制御部１は、指定された処理指定内容をメモリ７に保存しておき、保存した処理指定内容を前記複数の静止画中の他の静止画にも適用させる構成にした。 - 特許庁

This memory is provided with an access control circuit 26 performing internal access operation based on external access operation, a refresh control circuit 22 performing refresh operation, a refresh division control circuit 23 dividing refresh operation into read operation RFRD, first rewrite operation RFRS1, and second rewrite operation RFRS2, and an address discriminating circuit 24 discriminating whether word lines WL to be refleshed coincides is to be accessed during refresh operation.例文帳に追加

このメモリは、外部アクセス動作に基づいて、内部アクセス動作を行うアクセス制御回路２６と、リフレッシュ動作を行うリフレッシュ制御回路２２と、リフレッシュ動作を、読出し動作ＲＦＲＤと第１再書込み動作ＲＦＲＳ１および第２再書込み動作ＲＦＲＳ２とに分割するリフレッシュ分割制御回路２３と、リフレッシュ動作の対象となるワード線ＷＬと、リフレッシュ動作中に行われる外部アクセス動作の対象となるワード線ＷＬとが一致するか否かを判定するアドレス判定回路２４とを備えている。 - 特許庁

The nonvolatile memory device includes at least one semiconductor layer 105, a plurality of control gate electrodes 150 recessed and disposed inside the semiconductor layer 105, a plurality of charge storage layers 130 interposed between the plurality of control gate electrodes 150 and the semiconductor layer 105, and at least one first auxiliary electrode 170a and at least one second auxiliary electrode 170b capacitively coupled with the semiconductor layer 105, respectively.例文帳に追加

少なくとも一つの半導体層１０５と、半導体層１０５の内部にリセスされて配された複数の制御ゲート電極１５０と、複数の制御ゲート電極１５０と半導体層１０５との間に介在された複数の電荷保存層１３０と、複数の制御ゲート電極１５０を介して相互反対側に配され、半導体層１０５にそれぞれ容量結合された少なくとも一つの第１補助電極１７０ａ，及び少なくとも一つの第２補助電極１７０ｂと、を備える。 - 特許庁

At the time of performing the application program, the processor stores a part of the data stored in the storage device in the hot routine memory first of all.例文帳に追加

本発明のマイクロプロセッサシステムは、プロセッサとプロセッサに連結され、プロセッサにより実行されるアプリケーションプログラムに必要なデータを格納する記憶装置と、プロセッサにより制御されて、アプリケーションプログラム実行時、記憶装置に格納されたデータのうちの一部を予め格納するホットルーチンメモリ及びホットルーチンメモリに格納されたデータに対して記憶装置とホットルーチンメモリとの間のアドレス変換情報を含むホットルーチンアドレス変換テーブルとを含み、プロセッサはアプリケーションプログラムの実行時、まず記憶装置から一部のデータをホットルーチンメモリに格納することを特徴とする。 - 特許庁

The electrically stored font expression is provided, which resides in a memory for use in a printing system, has foreground font character expression having the font main body image shape and a background field area whose size is properly set and arranged to surround the font main body image shape, in which first halftone is applied to the foreground font character expression and second halftone is applied to fill the background field area.例文帳に追加

プリンティング・システム内における使用のためにメモリ内に常駐する電子的にストアされたフォント表現であって、フォント本体イメージ形状を有する前景フォント文字表現、および、前記フォント本体イメージ形状を取り囲むために適切にサイズ設定され、かつ整えられる背景フィールド・エリアを包含し、それにおいて第１のハーフトーンが前記前景フォント文字表現に適用され、第２のハーフトーンが前記背景フィールド・エリアを埋めるために適用される、電子的にストアされたフォント表現が提供される。 - 特許庁