「first memory」に関連した英語例文の一覧と使い方(109ページ目) - Weblio英語例文検索

The error/correcting circuit 6 comprises a first error/correction computing circuit 9 which performs an error/correcting to a line code of product code blocked PI sequence stored in a buffer memory 5 and a second error/ correcting computing circuit 10 which performs an error/correcting for a line code of PO sequence.例文帳に追加

誤り訂正回路６は、バッファメモリ５に格納された積符号ブロック化されたＰＩ系列のライン符号に対して誤り訂正を行なう第１の誤り訂正演算回路９と、ＰＯ系列のライン符号に対して誤り訂正を行なう第２の誤り訂正演算回路１０とを備えている。 - 特許庁

To shorten an inspecting time, to extend a life of a probing needle, and not to mishandle information of a chip to be skipped at a second wafer inspection of a semiconductor integrated circuit to be inspected by a first wafer inspection as for memory part and a second wafer inspection of a logic part.例文帳に追加

メモリ部の検査としての第１ウェハー検査が行われ、次にロジック部の検査としての第２ウェハー検査が行われる半導体集積回路において、検査時間を短くするとともに、プローブ針の寿命を長くし、かつ第２ウェハー検査においてスキップするチップの情報を誤ることがないようにする。 - 特許庁

The process plant includes a process controller connected to a process control input/output device for performing a process control function, and a safety logic solver connected to a safety field device to communicate through a first communication bus, and the safety logic module system includes a computer readable memory storing in the safety logic module.例文帳に追加

プロセスプラントに、プロセス制御機能を実行するプロセス制御入力／出力デバイスと、安全フィールドデバイスに接続されている安全ロジックソルバとに第一の通信バスを介して通信可能に接続されているプロセスコントローラを備え、安全ロジックモジュールシステムは、安全ロジックモジュールが格納されたコンピュータ読み取り可能メモリを備えている。 - 特許庁

A step-down power supply part 8 for generating an internal power source voltage VDDP provided in a flash memory 1 outputs the internal power supply voltage VDDP to a control system circuit 5 by a first step-down power supply circuit 19 in a normal operation mode when about 3. 3V is supplied from the outside as a power supply voltage VCC.例文帳に追加

フラッシュメモリ１に設けられた内部電源電圧ＶＤＤＰを生成する降圧電源部８は、外部から電源電圧ＶＣＣとして、３．３Ｖ程度が供給された場合、通常動作時は、第１降圧電源回路１９によって内部電源電圧ＶＤＤＰが制御系回路５に出力される。 - 特許庁

A variable display game execution control means executes the variable display game based on a plurality of starting memories to generate the special game state by using special identification information when first and second starting memory means have a plurality of starting memories for generating the special game state.例文帳に追加

前記変動表示ゲーム実行制御手段は、前記第１、第２始動記憶手段に特別遊技状態を発生させる始動記憶が複数存在した場合には、当該特別遊技状態発生させる複数の始動記憶に基づく変動表示ゲームを、特殊識別情報を用いて実行する - 特許庁

A bit counter 141 counts the number of bits of a second logical value different from a first logical value which is a logical value in a state that a physical block is erased among the bits constituting access data written in nonvolatile memory devices 11-m (m representing any of 0-7) to be accessed or read out from the device 11-m.例文帳に追加

ビットカウンタ１４１は、アクセス対象となる不揮発性メモリデバイス１１-m（ｍは０〜７のいずれか）に書き込まれるまたは当該デバイス１１-mから読み出されるアクセスデータを構成するビットのうち、物理ブロックがイレーズされている状態の論理値である第１の論理値とは異なる、第２の論理値のビットの数をカウントする。 - 特許庁

This semiconductor integrated circuit (1) is provided with a first operation mode for validating writing and erasure control for the non-volatile memory module by the successive instruction execution of the CPU and a second operation mode for validating writing and erasure control by the successive instruction execution of the local CPU which responds to a command issued by the CPU.例文帳に追加

不揮発性メモリモジュールに対する書込み及び消去制御をＣＰＵの逐次命令実行によって可能にする第１動作モードと、ＣＰＵから発行されたコマンドに応答するローカルＣＰＵの逐次命令実行によって書込み及び消去制御を可能にする第２動作モードとを有する。 - 特許庁

After the end of a prescribed number of times of this processing, the MPU 51 refers to spurious content levels stored in the memory 52 to specify frequencies f_Lo1 and f_Lo2 giving the lowest spurious content level, and output frequencies of the first and second synthesizers 31 and 32 are controlled to the specified frequencies.例文帳に追加

そして所定回数終了したら、ＭＰＵ５１は、メモリ５２に記憶されているスプリアス含有レベルを参照して、最もスプリアス含有レベルが少ない周波数ｆ_Ｌｏ１、ｆ_Ｌｏ２を特定し、その特定した周波数に、第１のシンセサイザ３１及び第２のシンセサイザ３２の出力周波数を制御する。 - 特許庁

Then, a conductive film 14 is formed on the semiconductor substrate 1, on which the capacitance insulating film 12a is formed and by processing the conductive film 14, a second conductor pattern 14b arranged on an upper electrode 14a and the first conductor pattern 11b of the memory cell capacitor is formed.例文帳に追加

そして、当該容量絶縁膜１２ａが形成された半導体基板１上に導電膜１４が形成され、導電膜１４を加工することにより、メモリセルキャパタの上部電極１４ａおよび第１の導電体パターン１１ｂ上に配置された第２の導電体パターン１４ｂが形成される。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

The microcomputer moves the sun visor body 9 to a light shielding position by driving at least either one of the first driving device 11 and the second driving device on the basis of a light detecting signal outputted from a light sensor by detecting the incident light and the light shielding position of the sun visor body 9 stored in a memory.例文帳に追加

マイコンは、入射光を検出して光センサから出力される光検出信号及びメモリに記憶されたサンバイザ本体９の遮光位置に基づいて、第１駆動装置１１及び第２駆動装置の少なくともいずれか一方を駆動させて、サンバイザ本体９を遮光位置に移動させる。 - 特許庁

In RT drawing, a CPU 30a reads a count value written in the RAM area of a memory 31, and selects a table to be used for RT drawing from first to fourth RT tables depending on whether the count value belongs to which group of two or more groups sectioned in a prescribed range.例文帳に追加

ＲＴ抽選の際には、ＣＰＵ３０ａはメモリ３１のＲＡＭ領域に書き込まれたカウント値を読み出し、このカウント値が所定の範囲で区切られた複数のグループのいずれに属する値であるかによって、ＲＴ抽選に用いるテーブルを第１〜第４ＲＴテーブルのいずれかから選択する。 - 特許庁

A coding sequence controller 110 selects either of two coded data according to whether a specified nonlinear boundary function f() meets Ly≥f(Lx) and stores it in a first memory.例文帳に追加

符号化シーケンス制御部１１０は、第１の符号化１０２で生成された符号化データの符号長をＬｘ、第２の符号化部１０３で生成された符号化データの符号長をＬｙとし、所定の非線形境界関数ｆ（）関数に対し、Ｌｙ≧ｆ（Ｌｘ）を満たすか否かに応じて、２つの符号化データの一方を選択し、第１のメモリに格納させる。 - 特許庁

For example, in a so called IC recorder or other recording/ reproducing apparatus incorporating a fixed memory, in addition to first management data including management information corresponding to the latest edit content, second management data including management information immediately before updating of the management information are at least stored.例文帳に追加

例えば、固体メモリを内蔵する所謂ＩＣレコーダ等の記録・再生装置において、少なくとも最後に行われた編集内容に対応する管理情報が含まれる第１の管理データに加え、この管理情報に更新される直前の管理情報が含まれる第２の管理データを保持するようにする。 - 特許庁

When the setting value of the ISO sensitivity is greater than a prescribed value, first signal electric charges of G (Green) among signal electric charges of R (Red), G (Green), B (Blue) by one line transferred from the vertical CCDs to the line memory 12 are outputted to the horizontal CCD 13 and horizontally transferred up to a floating diffusion amplifier (FDA) 14.例文帳に追加

ＩＳＯ感度の設定値が所定値より大きい場合には、垂直ＣＣＤからラインメモリ１２に転送された１ライン分のＲ（赤）、Ｇ（緑）、Ｂ（青）の信号電荷のうちから、まずＧの信号電荷を水平ＣＣＤ１３に出力してフローティングディフュージョンアンプ（ＦＤＡ）１４まで水平転送させる。 - 特許庁

The distortion reduction circuit comprises a baseband circuit 11, a converter circuit 12, a first power amplifier 13, a memory effect reduction circuit 14, a second power amplifier 17, and a coupler 18 connected sequentially between an input terminal IN and an output terminal OUT, and a predistortion circuit 19 is provided between the coupler 18 and the baseband circuit 11.例文帳に追加

入力端子ＩＮおよび出力端子ＯＵＴ間に順次接続されたベースバンド回路１１、コンバータ回路１２、第１電力増幅器１３、メモリエフェクト低減回路１４、第２電力増幅器１７およびカプラ１８を備え、更にカプラ１８とベースバンド回路１１間にプリディストーション回路１９を備える。 - 特許庁

Thereafter, when the shift operation of the photographed image 63 from the first display section 11 to the second display section 12 is carried out by using the touch panel (C)(D), the photographed image 63 is determined as a recorded image and stored in a flash memory or the like, and the second display section 12 displays the stored image as a newest recorded image 62a (E).例文帳に追加

その後、タッチパネルにより第１表示部１１から第２表示部１２へ撮影画像６３を移動する操作がなされたら（Ｃ）（Ｄ）、撮影画像６３を記録画像として確定しフラッシュメモリ等へ保存するとともに、第２表示部１２に最新の記録画像６２ａとして表示する（Ｅ）。 - 特許庁

When the spectacle device is turned toward the second target and the short-depressing of the ENT key 78 is detected again, the relative bearing angle of the bearing angle of the first target stored in the memory 80 to the bearing angle of the second target is displayed on the liquid crystal display unit 71 (referring to steps S112, S114 and S116).例文帳に追加

次いで、本装置を第２の目標に向けてＥＮＴキー７８の短押しが再度検出されると、メモリ８０に記憶された第１の目標の方位角と第２の目標の方位角との相対方位角が液晶表示ユニット７１に表示されるようになっている（ステップＳ１１２，Ｓ１１４，Ｓ１１６参照）。 - 特許庁

The method for manufacturing the flash memory device comprises the steps of forming the dielectric film 25, and then forming an amorphous silicon layer 31 to alleviate a topology generated by patterning a first polysilicon layer 24 in a cell region so that the silicon layer 31 conducts a role of a dielectric film protective layer of the cell region at the time of forming the gate oxide film 26 of the peripheral circuit region.例文帳に追加

誘電体膜２５を形成した後、アモルフォスシリコン層３１を形成してセル領域で第１ポリシリコン層２４のパターニングで発生したトポロジーを緩和させ、アモルフォスシリコン層３１が周辺回路領域のゲート酸化膜２６形成の時にセル領域の誘電体膜保護層の役割をするようにする。 - 特許庁

In the first step S100, an operation performed by a passenger staying inside the parked vehicle, for example, a work of repeating on-off operation three times for a manual switch 11 is checked whether it is the same as the operation memorized in the memory 10 in advance, if it is found to be not the same, then the flowchart is ended.例文帳に追加

最初のステップＳ１００では、車両駐車中に車室内に残された乗員が行う動作、例えば、マニュアルスイッチ１１のオンオフ動作を３回繰り返し行う動作が、予めメモリ１０に記憶された動作であるか否かが判断され、否定判断された場合は本フローチャートを終了する。 - 特許庁

While a bit line is pre-charged by two different voltage being the exact opposite each other having a first voltage value and a second voltage value, read-out can be performed in a memory cell, two voltage values obtained in this case are attained by enabling buffer to a first or a second capacitor respectively before these two voltage values are supplied to an evaluator to be compared.例文帳に追加

上記課題は、本発明によれば、ビットラインが２つの互いに異なる正反対の電圧に第１の電圧値及び第２の電圧値によってプリチャージされている間に、メモリセルは次々に読み出し可能であり、この場合に得られる２つの電圧値は、これら２つの電圧値が互いに比較されるために評価器に供給される前に、それぞれ第１の乃至は第２のキャパシタンスにバッファ可能であることによって解決される。 - 特許庁

If a calling party identification information obtained from a base station during call signal termination matches with the one stored in a memory 15, image data corresponding to the calling party identification information is displayed on a first display unit 10 when the first housing 2 and the second housing 3 are folded up.例文帳に追加

通話信号着信時に基地局から取得される発信者識別情報とメモリ１５に記憶されている発信者識別情報とが一致すると、第１筐体２と第２筐体３とが折り畳まれているとき、第１表示部１０に発信者識別情報に対応する画像データが表示され、第１筐体２と第２筐体３とが折り畳まれていないとき、第１および第２表示部１０，１１に前記画像データが表示される。 - 特許庁

In the storage system, the master disk controller 100 overwrites update data stored in a second area of a cache memory 103 so as to be transferred to the sub disk controller 200, with update data of the same records, for a prescribed time between first and second preset base points, and the sub disk controller 200 handles the update data between the first and second base points as consistent actual data.例文帳に追加

ストレージ装置において、正ディスク制御装置１００では、キャッシュメモリ１０３の第２の領域に格納された副ディスク制御装置２００に転送すべき更新データに対して、予め設定された第１の基点と第２の基点間の規定時間の間は同一レコードの更新データを上書きし、副ディスク制御装置２００では、第１の基点と前記第２の基点間の更新データを一貫性の取れた実データとして扱うものである。 - 特許庁

The molecular memory comprises in a solution, a peptide derivative obtained by binding a first amino acid residue to a second amino acid residue and a photochromic compound in the molecule, a substance to be a feed source of a compound covalently binding to the first and the second amino acid residues and affording a change in charge and an ionic substance suppressing isomerization of the photochromic compound by forming a complex with the peptide derivative according to an electrostatic interaction.例文帳に追加

分子中に第１のアミノ酸残基と第２のアミノ酸残基とフォトクロミック化合物とを結合してなるペプチド誘導体と、上記第１及び第２のアミノ酸残基に共有結合して電荷の変化をもたらす化合物の供給源となる物質と、静電的相互作用によりペプチド誘導体との複合体を形成すると上記フォトクロミック化合物の異性化を抑制するイオン性物質と、を溶液に含有する。 - 特許庁

With the control circuit 6 in a first state, the telephone part 10 receives map information or the peripheral information; in a second state, the map information or the peripheral information received thereby 10 is transmitted to a computer terminal 4; and in a third state, the memory medium reproducing means 13 reproduces the map information or peripheral information of a memory medium.例文帳に追加

ナビゲーション装置１は、電話部１０と、記憶媒体再生手段１３と、電話部１０及び記憶媒体再生手段１３を制御する制御回路６とを備え、制御回路６により、電話部１０が地図情報又は周辺情報を受信する第１状態と、電話部１０が受信した地図情報又は周辺情報をコンピュータ端末４へ転送する第２状態と、記憶媒体再生手段１３が記憶媒体の地図情報又は周辺情報を再生する第３状態と、をとり得ることを特徴とする。 - 特許庁

The control part holds the power of the hard disk in the state of OFF when the voltage of the battery is lower than a first voltage level, and afterward, reads the data stored in the first memory without reading the hard disk.例文帳に追加

本願発明のデータ再生装置は、ハードディスクと、第１のメモリと、電池と、ハードディスクに格納されるデータをハードディスクから第１のメモリに転送する前にハードディスクの電源をオンし、データを転送した後にハードディスクの電源をオフするハードディスク制御手段とを含む制御部とを備えており、制御部は、電池の電圧が第１の電圧レベルよりも低い場合には、ハードディスクの電源をオフの状態に保持し、それ以降はハードディスクの読み出しを行わず第１のメモリに格納されるデータを読み出している。 - 特許庁

The ferroelectrics memory cell used for an FeRAM element includes a first active region 10 including the gate of a depletion type transistor, a second active region 20 including the gate of an enhancement type transistor and abutting on the first active region 10, a word line 66 connected with the gates of the depletion type and enhancement type transistors, and a ferroelectrics capacitor for storing data therein and connected with the drain of the enhancement type transistor.例文帳に追加

ＦｅＲＡＭ素子に用いられる強誘電体メモリセルにおいて、空乏形トランジスタのゲートを含む第１活性領域１０と、エンハンスメント形トランジスタのゲートを含んで、前記第１活性領域と接する第２活性領域２０と、前記空乏形トランジスタのゲート及び前記エンハンスメント形トランジスタのゲートが接続されているワードライン６６と、データを貯蔵し、前記エンハンスメント形トランジスタのドレインに接続された強誘電体キャパシタとを含んでなる。 - 特許庁

When switching the CPU 10 from the power saving operating mode to the ordinary operating mode, by executing the second program copied in the memory 11, the CPU 10 turns on the power source of the ROM 21, afterwards, connects the ROM 21 to the CPU 10 and returns to the ordinary operating mode later after switching to the execution of the first program.例文帳に追加

ＣＰＵ１０を省電力動作モードから通常の動作モードに切り換えるときには、ＣＰＵ１０は、メモリ１１にコピーされた第２のプログラムを実行することにより、ＲＯＭ２１の電源をオンにしてからＲＯＭ２１をＣＰＵ１０に接続し、その後、第１のプログラムの実行に切り換わって通常の動作モードに復帰する。 - 特許庁

During a reproducing of the automatic recording, a signal processing device 5 reads the codes from the memory 13, reproduces first band voice signals having sampling frequencies of 8 kHz and 16 kHz and wide band voice signals having a sampling frequency of 16 kHz and outputs these signals by switching them.例文帳に追加

留守録時、メモリ１３にはサンプリング周波数が８ＫＨｚの音声パラメータ符号が記録され、信号処理装置５は留守録再生時、上記メモリ１３から上記音声パラメータ符号を読み出し、サンプリング周波数が８ＫＨｚ，１６ＫＨｚの第１の帯域の音声信号と、サンプリング周波数１６ＫＨｚの広帯域音声を再生し、切り換えて出力する。 - 特許庁

This device is provided with a movable part 214 moved integrally with a movable terminal member 208 to a holder 210 to drive a target lock lever 82 when first and second shape-memory alloy members 200 and 202 are caused to apply forces by power conducted between a positive electrode terminal member 204 and a negative electrode terminal member 206.例文帳に追加

プラス電極端子部材２０４とマイナス電極端子部材２０６との間で通電して第１形状記憶合金部材２００と第２形状記憶合金部材２０２が力を発揮すると、ホルダー２１０に対して可動端子部材２０８と一体になって移動することで対象物であるロックレバー８２を駆動する可動部２１４を備える。 - 特許庁

The record carrier 1 is provided with a substrate 2, a counter electrode 3 deposited on the substrate 2 and intended to cooperate with the electrode of a data reading and/or writing device, and at least one ferroelectric memory layer 4 capable of storing these data and exhibiting a first face 4a adjacent to the counter electrode 3.例文帳に追加

記録担体１は、基板２と、前記基板２上に堆積されかつデータ読取り及び／又は書込みデバイスの電極と共に動作するように意図される対向電極３と、これらデータを格納することができかつ前記対向電極３と隣接する第１の面４ａを提示する少なくとも１つの強誘電メモリ層４と、を備える。 - 特許庁

The ferroelectric memory device has a lower electrode 109, a capacitive insulating film 112 consisting of a ferroelectric film, and an upper electrode 113, which are sequentially formed on a first interlayer insulating film 105 on a semiconductor substrate 100, and is also provided with a plurality of ferroelectric capacitors arranged in the word line direction and the bit line direction.例文帳に追加

強誘電体メモリ装置は、半導体基板１００上の第１の層間絶縁膜１０５の上に順次形成された下部電極１０９、強誘電体膜よりなる容量絶縁膜及１１２び上部電極１１３を有し、ワード線方向及びビット線方向に配置された複数の強誘電体キャパシタを備えている。 - 特許庁

A data processor by one embodiment comprises: a first direct memory access (DMA) unit; and a plurality of processing units each having a plurality of data ports which are coupled to each other and programmable to allow data flow from one of the processing units to the other and from one of the processing units to the DMA unit.例文帳に追加

一態様によるデータプロセッサは、第１のダイレクトメモリアクセス（ＤＭＡ）ユニットと、それぞれが複数のデータポートを有する複数の処理ユニットであって、データポートは互いに結合され、処理ユニットのいずれか１つから他の１つへのデータフロー、及び処理ユニットのいずれか１つからＤＭＡユニットへのデータフローを可能とするようにプログラム可能である処理ユニットとを有する。 - 特許庁

The magnetic memory device sets a frequency of a high-frequency current Ia supplied from a synthetic magnetic field generation current conducting circuit 8 higher than a maximum magnetic resonance frequency highest among a plurality of maximum ferromagnetic resonance frequencies set for each of a plurality of magnetic storage cells 1 when a DC current Iw flows through a first writer conductor line 6.例文帳に追加

合成磁場発生用電流通電回路８から供給する高周波電流Ｉａの周波数を、第１の書き込み導体線６に直流電流Ｉｗが流れているときに、複数の磁気記憶セル１ごとに定まる複数の最大強磁性共鳴周波数の中で最も高い最大強磁性共鳴周波数よりも高く設定する。 - 特許庁

To prevent a mode without calibration from being used in an unstable first period of lighting-on of a cold cathode light source, in an image reading apparatus capable of switching and selecting a means for performing calibration each time to read an image and a means for previously saving calibration data in a stable state into a memory to read an image, using this, without performing calibration each time.例文帳に追加

キャリブレーションを毎回行ない、画像を読み取る手段と、前もって安定した状態のキャリブレーションデータをメモリにセーブしてこれを使用して毎回キャリブレーションを行わないで画像読取を行う手段を切り替えて選択できる画像読取装置において、冷陰極光源の不安定な点灯初期等にキャリブレーション無しモードを使用できなくする。 - 特許庁

A data storage control part 120 starts to store pixel data of an attentional pixel in a first memory band at the time of initial storage, and subsequently and sequentially switches banks for storing the image data when the attentional pixel becomes any of a plurality of pixels specified by an access pattern at a starting position or when the fixed number of pieces of pixel data is continuously stored in the same bank.例文帳に追加

データ格納制御部１２０は、初期格納時に、注目画素の画素データを最初のメモリバンクに格納することを開始した後、注目画素が開始位置のアクセスパターンで特定される複数の画素のいずれかになるとき、あるいは同一のバンクに一定数の画素データを連続して格納したとき、画素データを格納するバンクを順次切り替える。 - 特許庁

Out of a wiring group which forms a first current path that passes through the selected memory cell RMC# and a second current path that passes a selected reference cell RMC# upon data reading, wirings (ground wirings GL1 and GL2, and bit lines BL and /BL) arranged along a different direction from a reference cell RMC are formed with metal wirings having low resistance.例文帳に追加

データ読出時に選択メモリセルＲＭＣ♯を通過する第１の電流経路および選択リファレンスセルＲＭＣ＃を通過する第２の電流経路を形成する配線群のうち、リファレンスセルＲＭＣと異なる方向に沿って配置される配線（接地配線ＧＬ１，ＧＬ２およびビット線ＢＬ，／ＢＬ）は、低抵抗の金属配線で形成される。 - 特許庁

In data 133 and 134 for selecting the first and second figure variation patterns, criterion values for the selection of ready-for-win patterns are varied on the occasion of the jackpot according to the total of reserved memory counts of: 1 or less, 2-3, 4-5 or 6 or more.例文帳に追加

第１特図変動パターン選択用データ１３３及び第２特図変動パターン選択用データ１３４において、リーチパターンを選択するための判定値を、大当り時、合計保留記憶数が１以下のとき、合計保留記憶数が２〜３のとき、合計保留記憶数が４〜５のとき、合計保留記憶数が６以上のとき、で異ならせている。 - 特許庁

Since pre-charge voltage VBP can be lowered even when the second voltage VPP is lowered and the 'H' level memory write-in potential is reduced by generating bit line pre-charge voltage VBP by referring to the first voltage VDD and the second voltage VPP, the 'H' level read-out margin can be increased.例文帳に追加

第１の電圧ＶＤＤ及び第２の電圧ＶＰＰを参照することによってビット線プリチャージ電圧ＶＢＰを発生することにより、第２の電圧ＶＰＰが小さくなって”Ｈ”レベルメモリ書き込み電位が減少した際にもプリチャージ電圧ＶＢＰを低くすることができるため、”Ｈ”レベル読み出しのマージンを大きくすることができる。 - 特許庁

The apparatus calculates an evaluation value EV of the image frame FP from a code amount EN of the image frame FP memorized in the first memory unit 6, and detects whether or not the image frame FP discriminated that the calculated evaluation value EV is a small image frame FPs which is smaller than a defined evaluation value EV_ref, continuously appears as many times as the defined number of sheets M_ref.例文帳に追加

第１記憶部６に記憶した画像フレームＦＰの符号量ＥＮから画像フレームＦＰの評価値ＥＶを算出し、算出した評価値ＥＶが設定評価値ＥＶ_ｒｅｆより小さい過小画像フレームＦＰｓであると判断された画像フレームＦＰが設定枚数Ｍ_ｒｅｆだけ連続して存在しているか否かを検出する。 - 特許庁

During the conveyance towards the first direction, a microcomputer 40 brings in measured illumination values output from an illuminance sensor 25 at fixed intervals of time so as to calculate an ultraviolet-light irradiation dose per every imaginary range, which is set by imaginarily dividing the surface of the color thermosensitive recording paper sheet 10 towards its relative moving direction, in order to store the dose in an irradiation dose memory 43.例文帳に追加

第１方向への搬送中に、マイクロコンピュータ４０は、照度センサ２５から出力される測定照度値を一定時間毎に取り込み、カラー感熱記録紙１０の面を相対移動方向に仮想的に分割して設定した各仮想範囲毎の紫外線照射量を算出して照射量メモリ４３に記憶する。 - 特許庁

In the monitor display state of an object image, in which a shutter switch 13 is not manipulated, a frame rate is set to slow first timing, the object image fetched from an image pickup device into a memory to be displayed on a display part 12 is displayed as rough monitor image, and driving power to be consumed by a battery power source is suppressed.例文帳に追加

シャッタスイッチ１３を操作していない被写体画像のモニタ表示状態ではスルー表示モードに設定されることで、フレームレートは遅い第１のタイミングに設定されて撮像装置からメモリに取り込まれ表示部１２に表示される被写体画像は粗いモニタ画像で表示され、バッテリ電源による駆動電力の消費は抑制される。 - 特許庁

When the reception part carrier-senses the RF signal of the first frequency in one second prescribed period, the control part operates the reception part to receive an information request signal, and operates the transmission part to transmit the response signal of a second frequency (f_2) for conveying data stored in the memory in response to the information request signal.例文帳に追加

受信部が或る第２の所定期間に第１周波数のＲＦ信号をキャリア・センスして検知した場合、制御部は、受信部をさらに情報要求信号を受信するよう動作させ、情報要求信号に応答して、送信部を、メモリに格納されたデータを搬送する第２周波数(f_２)の応答信号を送信するよう動作させる。 - 特許庁

The expiration composition measurement device 100 is arranged, at the position exposed to the expiration comprises the sensor 106 which is the semiconductor gas sensor for outputting a value by responding to the objective gas, the memory part 110 for storing the first to the third calibration coefficients for calibrating the sensor 106 for measurement, the timer 109 for measuring the time, and the CPU 105.例文帳に追加

呼気組成測定器１００は、呼気に曝露される位置に設けられ、対象ガスに感応して値を出力する半導体ガスセンサである測定用センサ１０６と、測定用センサ１０６を校正するための第１〜第３の校正係数を記憶する記憶部１１０と、時間を計るタイマ１０９と、ＣＰＵ１０５とを有する。 - 特許庁

A selection gate electrode CG of a CG shunt portion is formed so that a second height d2 from the principal surface of a semiconductor substrate 1 of the selection gate electrode CG of the CG shunt portion positioned in a feeding region is lower than a first height d1 of a selection gate electrode CG from the principal surface of the semiconductor substrate 1 in a memory cell forming region.例文帳に追加

給電領域に位置するＣＧシャント部の選択ゲート電極ＣＧの半導体基板１の主面からの第２高さｄ２が、メモリセル形成領域の選択ゲート電極ＣＧの半導体基板１の主面からの第１高さｄ１よりも低くなるように、ＣＧシャント部の選択ゲート電極ＣＧを形成する。 - 特許庁