「first memory」に関連した英語例文の一覧と使い方(106ページ目) - Weblio英語例文検索

Furthermore, when second data (0 data) are stored in a memory cell connected to the bit line, the first node is raised to a potential (VthPTR4-Vcc), at which a high potential level is subtracted from the threshold potential of the second electric charge transfer the MISFET (PTR4) or lower, and the read margin is improved.例文帳に追加

さらに、ビット線に接続されるメモリセルに第２データ（０データ）が記憶されている場合には、第１ノードを、第２電荷転送ＭＩＳＦＥＴ（ＰＴＲ４）の閾値電位から高電位レベルを引いた電位（ＶｔｈＰＴＲ４−Ｖｃｃ）以下の電位まで上昇させ、読み出しマージンの向上を図る。 - 特許庁

Three tables of a Q1 system, a CC system and a Q3 system with control data described in chronological order, corresponding with applied voltages to ion optical systems with a first-stage quadrupole, a collision cell and a third-stage quadrupole each as a center, respectively, are generated by an CPU, and store in an external memory by DMA transfer.例文帳に追加

第１段四重極、コリジョンセル及び第３段四重極をそれぞれ中心とするイオン光学系への印加電圧に対応した制御データを時系列的に記述したＱ１系、ＣＣ系、Ｑ３系の３つのテーブルをＣＰＵで生成し、ＤＭＡ転送により外部メモリに保持する。 - 特許庁

The image formation device with the 1 polygon 2 stations optical system is equipped with a single-shot index-signal outputting means to a scanner motor per one revolution, a non-volatile memory and a means by which a second BD signal is generated by delaying the output of a first BD sensor.例文帳に追加

１ポリゴン２ステーション光学系を有する画像形成装置において、スキャナモータに１回転につき、１発のインデックス信号出力手段と、不揮発性メモリと、第１のＢＤセンサの出力を遅延させることにより第２のＢＤ信号を発生させる手段を備える。 - 特許庁

A terminal information table memory 18 in each wireless terminal 1 of an ADHOC wireless network stores a terminal information table including a relay terminal relaying a packet at first from its own terminal to a destination terminal by each destination terminal and number of hops relayed up to the destination terminal.例文帳に追加

アドホック無線ネットワークの各無線端末１において、端末情報テーブルメモリ１８は、各宛先端末毎に、自端末から宛先端末に向けて最初に中継する中継端末と、宛先端末まで中継するときのホップ数とを含む端末情報テーブルを格納する。 - 特許庁

Thereafter, the microcomputer 16 calculates a deviation angle θd in the vertical direction based on the rotating shaft vector (a), the first beam axis vector B1, and the second beam axis vector B2 stored in the memory 17, and rotates and adjusts an antenna 10 around an antenna rotating shaft 12 as much as the deviation angle θd.例文帳に追加

そして、メモリ１７に記憶される回転軸ベクトルａ、第１のビーム軸ベクトルＢ１、および第２のビーム軸ベクトルＢ２に基づいて、垂直方向でのずれ角度θｄを算出し、ずれ角度θｄだけアンテナ回転軸１２を中心にアンテナ１０を回転して調整する。 - 特許庁

The switching power supply unit 11 is provided with a variable switching frequency circuit 21 allowing the switching frequency to continuously to be ranged in a specified cycle between a first switching frequency and a second switching frequency of the value stored in a memory 24, relative to a main control circuit 12.例文帳に追加

スイッチング電源装置１１において、主制御回路１２に関連して、スイッチング周波数をメモリ２４に格納された値の第１のスイッチング周波数から第２のスイッチング周波数までの範囲で規定の周期で連続的に変化させるスイッチング周波数可変回路２１を設ける。 - 特許庁

To provide an image forming apparatus, image forming method and image forming program which reduces the first copy time when a memory copy function outputs a plurality of copies of an original, and makes equal the image quality of all the plurality of outputted copies.例文帳に追加

メモリコピー機能により原稿を複数部コピー出力する場合において，ファーストコピータイムを短縮すると共に，コピー出力される複数部の複写物の画質を全て同等のものとすることのできる画像形成装置，画像形成方法及び画像形成プログラムを提供すること。 - 特許庁

A disk array device is provided with a disk module group 16 for storing data, first to fourth memory modules 11 to 14 for temporarily storing data in operating the write or read operation of data in the disk module group, and a director module group 15 for controlling the write or read operation.例文帳に追加

ディスクアレイ装置は、データを蓄積するディスクモジュール群１６、ディスクモジュール群に対してデータの書き込み又は読み出し動作を行う際データを一旦蓄える第１乃至第４のメモリモジュール１１乃至１４、書き込み又は読み出し動作を制御するディレクタモジュール群１５を備えている。 - 特許庁

A controller chip 33 and a non-volatile memory chip 34 connected to it are provided on a first face of a card substrate, while power supply terminals Vcc and Vss, a data input/output terminal DAT, a clock input terminal CLK, and a command input terminal CMD are provided on a second face.例文帳に追加

カード基板の第１面にコントローラチップ（３３）とそれに接続された不揮発性メモリチップ（３４）とを有し、カード基板の第２面に、電源端子（Ｖｃｃ，Ｖｓｓ）、データ入出力端子（ＤＡＴ）、クロック入力端子（ＣＬＫ）、コマンド入力端子（ＣＭＤ）とを有する。 - 特許庁

In addition, when the value of a total reservation memory display counter is judged to exceed a prescribed value, the variable display time is shortened until the background pattern corresponding to the stop figures of the first special figures or the second special figures is derived and displayed on the background pattern display part 9c.例文帳に追加

また、合算保留記憶表示カウンタの値が所定値以上であると判定されると、第１特別図柄または第２特別図柄の停止図柄に対応する背景図柄を背景図柄表示部９ｃに導出表示するまでの可変表示時間を短縮する。 - 特許庁

In read access, a first switch and a second switch are turned on in a pre-charge period before a memory cell is accessed so that charges of a bit line charge voltage generating circuit are distributed to a bit line and a reference bit line, to thereby charge the bit line and the reference bit line to an initial voltage.例文帳に追加

リードアクセス時、メモリセルをアクセスする前の予備充電期間に第１及び第２スイッチを導通させ、ビット線充電電圧発生回路の電荷をビット線及びリファレンスビット線に分配することによって、ビット線とリファレンスビット線とを初期電圧に充電する。 - 特許庁

A determination processing part (156) of the processor (22) collates at least a part of first radiation image information acquired from the carried external memory (52, 56) and at least a part of second radiation image information received through the communication to determine whether or not both of them match.例文帳に追加

処理装置（２２）の判断処理部（１５６）は、持ち運ばれた外部メモリ（５２、５６）から取得した第１の放射線画像情報の少なくとも一部と、通信により受信できた第２の放射線画像情報の少なくとも一部とをつき合わせ、両者が一致するか否かを判断する。 - 特許庁

The first processing unit 201 performs track calculation processing which includes calculating operation command data B indicating a series of command values to be output to each arm motor, based on a command to operate the multi-joint robot body to a desired position posture, and storing the calculated operation command data B in the shared memory 203.例文帳に追加

第１の処理部２０１は、多関節ロボット本体を目標位置姿勢に動作させるコマンドから各アーム用モータに出力する指令値の連なりを示す動作指令データＢを計算し、計算結果である動作指令データＢを共有メモリ２０３に格納する軌道計算処理を行う。 - 特許庁

When an opening/closing detecting part 14 detects that a mobile telephone set 100 is folded, a control part 1 outputs image data from a first memory 4 to a second display driver 7, displays an image on a second display part 9 and turns on a second back light 11.例文帳に追加

開閉検出部１４が、携帯電話機１００が折り畳まれていることを検出した場合、制御部１は、第１メモリ４からの画像データを第２表示ドライバ部７に出力し、第２表示部９に画像を表示させるとともに、第２バックライト１１を点灯させる。 - 特許庁

In a time-shortened state after termination of a jackpot game state, a winning-time presentation processing for the pre-reading determination is not executed so that reserved memory data are not read in advance, and a first starting winning specifying command which does not specify the result of the pre-reading determination is transmitted (S214 and S220).例文帳に追加

大当り遊技状態終了後の時短状態であるときには、保留記憶データを先読みしないようにするために、先読み判定を行なう入賞時演出処理を実行せず、先読み判定結果を特定しない第１始動入賞指定コマンドを送信する（Ｓ２１４，Ｓ２２０）。 - 特許庁

This method includes a step where the first network destination address is used as an index to read out a second network destination address of a destination client (36) of a second network (15), which is operated in accordance with a second defacto standard protocol, from a contents accessible memory(CAM) (26).例文帳に追加

この方法は、第１のネットワーク宛先アドレスをインデックスとして用いて、内容参照可能メモリ（ＣＡＭ）（２６）から、第２の業界標準プロトコルに則して動作する第２のネットワーク（１５）の宛先クライアント（３６）の第２のネットワーク宛先アドレスを読み出すステップを含む。 - 特許庁

The image processing deformatter 50 converts the data stored in the first memory region 46 into a data format requested by output destinations (the FAX transmitting part 38 and the Net delivery part 40) to output it to the output destinations of the FAX transmitting part 38 and the Net delivery part 40 corresponding to user's instructions.例文帳に追加

第１の記憶領域４６に記憶されたデータは、画像処理用デフォーマッタ５０が、ユーザーの指示に対応するＦＡＸ送信部３８、ＮＥＴ配信部４０の出力先に、出力先（ＦＡＸ送信部３８、ＮＥＴ配信部４０）が要求するデータ形式に変換して出力する。 - 特許庁

The semiconductor device 100 includes a data memory element 40 having a variable resistor 42 and an electrode 44, and a control unit 30 which selects one of a first mode in which data is memorized as a value of resistance of the variable resistor 42, or a second mode in which data is memorized as a quantity of electric charge of the electrode 44.例文帳に追加

可変抵抗４２と電極４４を含むデータ記憶素子４０と、可変抵抗４２の抵抗値によりデータを記憶する第１モードと、電極４４に蓄えられた電荷量によりデータを記憶する第２モードと、を選択する制御部３０と、を具備する半導体装置１００。 - 特許庁

The control part 30 collates biological information acquired by the biological information acquisition part 40 with the biometric authentication information 12, and controls, based on the collation result, whether to permit access to the second memory 20 from the external device 100 through the first external interface 50.例文帳に追加

制御部３０は、生体情報取得部４０が取得した生体情報を生体認証情報１２と照合し、照合結果に基づいて、第１の外部インターフェース５０を介して外部デバイス１００からの第２のメモリー２０に対するアクセスを許可するか否かを制御する。 - 特許庁

When a first DMA controller 60 performs DMA transfer of an image data block to an image memory 54 area where a second DMA controller 58 externally performs DMA transfer of another image data block, the DMA transfer of the second DMA controller 58 must be finished.例文帳に追加

第２のＤＭＡコントローラ５８が画像データブロックを外部にＤＭＡ転送している画像メモリ５４領域に第１のＤＭＡコントローラ６０が別の画像データブロックをＤＭＡ転送する場合、第２のＤＭＡコントローラ５８のＤＭＡ転送が終了していなければならない。 - 特許庁

The microprocessor 110 calculates a linear approximation coefficient based on the first/second calibration voltage A1/A2 in cooperation with a program memory 111A, corrects a digital conversion value with respect to the analog input signal using the approximation coefficient, and corrects a linearity error in the conversion characteristics of the A/D converter.例文帳に追加

マイクロプロセッサ１１０はプログラムメモリ１１１Ａと協働して，第一・第二の校正電圧Ａ１・Ａ２に基づく直線近似係数を算出し，この近似係数を用いてアナログ入力信号に対するデジタル変換値の補正を行なって，ＡＤ変換器の変換特性の線形性誤差を補正する。 - 特許庁

Each of a plurality of unit logic circuits sequentially changes part or all of the functions of the logic cell 300 and the cross-connect switch 301 to perform operations of prescribed sequence circuits on the basis of the first and second setting information items sequentially read from the memory device 102.例文帳に追加

複数の単位論理回路の各々は、メモリ装置１０２から順次に読み出す前記第１及び第２の設定情報に基づいてロジックセル３００とクロスコネクトスイッチ３０１の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う。 - 特許庁

A control means 6 displays the set content of time set and stored in first and second timer operation memory means 9 and 10 on a display means 5 when a timer setting operation is ended and a reservation confirmation is requested by the operation of an operating means 4.例文帳に追加

制御手段６は、タイマ設定操作の終了時および操作手段４の操作により予約確認が要求されたときに、第１および第２のタイマ動作記憶手段９および１０に設定記憶されたタイマの設定内容を表示手段５に表示させる。 - 特許庁

A motor control circuit leaves data, even if the power of the IC is shut down by storing, in a nonvolatile memory, data indicating which motor nonconformity has occurred in and show which has gotten abnormal first, an overcurrent or overheat, even if it has a plurality of motor drivers within.例文帳に追加

本発明は、複数のモータドライバを内蔵しても、そのうち、どのモータに不具合が発生し、過電流か、過熱か、どちらが先に異常になったかを示すデータを不揮発性メモリに記憶することで、ＩＣの電源が遮断されても、データを残すことが出来るモータ制御回路に関する。 - 特許庁

The nonvolatile memory transistor has a p-type silicon substrate 11, a floating gate 13 formed on the substrate 11 via a first gate insulating film 12, a control gate 16 formed on the gate 13 via a second gate insulating film 14, and source drain diffused layers 16, 17.例文帳に追加

不揮発性メモリトランジスタは、ｐ型シリコン基板１１と、この上に第１のゲート絶縁膜１２を介して形成された浮遊ゲート１３、更にこの上に第２のゲート絶縁膜１４を介して形成された制御ゲート１５を有し、ソース、ドレイン拡散層１６，１７を有する。 - 特許庁

In the central management device, after proportionally dividing the power consumption in regard to the common part of the first floor per indoor unit and calculating respective power use fees, charging of the power use fee to each tenant having used the common part is carried out on the basis of the use history stored in the memory.例文帳に追加

中央管理装置は、１階の共用部について消費電力量を室内機毎に按分してそれぞれの電力使用料金を算出した後、記憶部に記憶している利用履歴に基づいて共用部を利用した各テナントに電力使用料金の課金を行う。 - 特許庁

A recorder 10 as an information processor has a CPU 11 as an arithmetic processor, a DRAM 12, an NOR flash memory 13 as a first device, an HDD 14 as a second device, a display output part 15, an operation input part 16, and a tuner 17.例文帳に追加

本発明に係る情報処理装置としての記録装置１０は、演算処理装置としてのＣＰＵ１１、ＤＲＡＭ１２、第１のデバイスとしてのＮＯＲ型フラッシュメモリ１３、第２のデバイスとしてのＨＤＤ１４、表示出力部１５、操作入力部１６およびチューナ１７を有する。 - 特許庁

In the case of usual use mode, a control section 76 controls the switching of a first switching section 73 to electrically connect a mounting section 33 to an external memory interface 72, and controls the switching of a second switching section 75 to electrically connect an interface connector 16 to a serial interface 71.例文帳に追加

制御部７６は、通常の使用モードの場合には、第１の切替部７３の切り替え制御を行い、装着部３３と外部メモリインターフェース７２を電気的に接続し、また、第２の切替部７５の切り替え制御を行い、インターフェースコネクタ１６とシリアルインターフェース７１を電気的に接続する。 - 特許庁

This semiconductor memory is provided with a first pre-charge transistor 200 connecting a voltage source to one end side of a bit line when bit lines BLn, /BLn are pre-charged, and a second pre-charge transistor 220 connecting a voltage source to the other end side of a bit line when bit lines are pre-charged.例文帳に追加

この半導体記憶装置は、ビット線ＢＬｎ，／ＢＬｎをプリチャージする際に電圧源をビット線の一端側に接続する第１のプリチャージトランジスタ２００と、ビット線をプリチャージする際に電圧源をビット線の他端側に接続する第２のプリチャージトランジスタ２２０とを備える。 - 特許庁

According to the demonstration carrying out signal, the CPU 30 performs demonstration in a display window 5 by rotating and stopping first to third reels 6a to 6c via a picture pattern part drive control part 34 based on a demonstration carrying out program stored in the ROM area of a memory 31.例文帳に追加

ＣＰＵ３０は、該デモンストレーション実行信号に応じて、メモリ３１のＲＯＭ領域に格納されたデモンストレーション実行プログラムに基づいて、絵柄部駆動制御部３４を介して第１〜第３リール６ａ〜６ｃを回転及び停止させることによって、表示窓５におけるデモンストレーションを行う。 - 特許庁

In the reproducing device, a CPU 10 makes a DDR-SDRAM 24 store contents data read out from a recording medium such as a HDD 16, and makes a first nonvolatile memory 52 store contents data stored in the DDR-SDRAM 24 with the prescribed period.例文帳に追加

再生装置において、ＣＰＵ１０は、ＨＤＤ１６等の記憶媒体から読み出されたコンテンツデータをＤＤＲ−ＳＤＲＡＭ２４に記憶させるとともに、当該ＤＤＲ−ＳＤＲＡＭ２４に記憶されたコンテンツデータを所定の周期で第１不揮発性メモリ５２に記憶させる。 - 特許庁

On the basis of a value in the index part of a cell generating interval T recorded in a memory 101, a decimal part digit number arithmetic circuit 111 changes the assignment of digits in a decimal part and an integral part in a first floating/fixed converting circuit 103 and a digit-matching circuit 107.例文帳に追加

メモリ１０１に記録されたセル発生間隔Ｔの指数部の値に基づいて、小数部桁数演算回路１１１によって、第１の浮動／固定変換回路１０３及び桁あわせ回路１０７の、小数部の桁数と整数部の桁数の割り当てを変更する。 - 特許庁

A first special game releasing control part 29 executes the control to shift the game mode to the RB game mode only a number of times of releasing based on the condition for releasing if the condition for releasing stored in the releasing condition memory part 28 is satisfied after termination of the BB game mode.例文帳に追加

さらに、第１特別遊技放出制御部２９は、ＢＢ遊技モードの終了後、放出条件記憶部２８に記憶された放出条件が満たされれば、放出条件に基づいた放出回数だけＲＢ遊技モードへの移行を行うように制御する。 - 特許庁

In response to a request from a second computer, which is transmitted over a network link 16, the first computer retrieves only the selected one of the machine executable code modules from a memory and transmits the selected machine executable code module over the network link to the second computer.例文帳に追加

ネットワーク・リンクを介して送信された第２のコンピュータからの要求に応じて、第１のコンピュータはメモリからの選択されたマシン実行可能コード・モジュールのみを検索して、ネットワーク・リンクを介して該選択されたマシン実行可能コード・モジュールを第２のコンピュータに送信する。 - 特許庁

The semiconductor memory device is provided with a semiconductor substrate 1, an interlayer insulating film 4 formed on the semiconductor substrate 1, a first electrode 9 formed on the film 4, a first ferroelectric film 10 formed on the first electrode 9, a second electrode 11 formed on the film 10, a second ferroelectric film 12 formed on the second electrode 11, and a third electrode 13 formed on the film 12.例文帳に追加

半導体基板１と、この半導体基板１上に形成された層間絶縁膜４と、この層間絶縁膜４上に形成された第１電極９と、この第１電極９上に形成された第１強誘電体膜１０と、この第１強誘電体膜１０上に形成された第２電極１１と、この第２電極１１上に形成された第２強誘電体膜１２と、この第２強誘電体膜１２上に形成された第３電極１３とを有する半導体記憶装置である。 - 特許庁

An information processor includes the flash memory having the physical storage area capable of storing data in block units wherein a plurality of columns are set as a single unit; and a writing device dividing program data into a plurality of blocks; writing them into the physical storage area; writing a first error correction code imparted to each block into the physical storage area; and writing a second error correction code imparted to the program data in the flash memory.例文帳に追加

この情報処理装置は、複数のカラムを一単位とするブロック単位にデータを記憶可能な物理的な記憶領域を有するフラッシュメモリと、プログラムデータを複数のブロックに分けて前記物理的な記憶領域に書き込み、各ブロックに付与した第１のエラー訂正符号を前記物理的な記憶領域に書き込み、前記プログラムデータに付与した第２のエラー訂正符号を前記フラッシュメモリに書き込む書き込み装置とを備える。 - 特許庁

This nonvolatile semiconductor storage device has an electrically rewritable memory cell which is composed of a laminated floating gate and control gate on the semiconductor layer, and a plurality of threshold variable pulses having a stepwise high potentials with difference of a first voltage which is required for injecting one electron into the floating gate, are respectively impressed on the control gate of the memory cell during a predetermined period.例文帳に追加

本発明の不揮発性半導体記憶装置は、半導体層上に浮遊ゲートと制御ゲートとを積層して構成された電気的に書き換え可能なメモリセルと、前記浮遊ゲートに電子１つを注入するために要する第１の電圧であって、前記第１の電圧の開きをもって段階的に高い電位を有する複数のしきい値変動パルスをそれぞれ一定期間前記メモリセルの制御ゲートに印加することを特徴とする。 - 特許庁

This graphics processor is provided with: a rasterizer for outputting fragment information while rendering data in an i-th span (i is a natural number); a processor for outputting coordinates calculated by calculating coordinates of the first data in an (i+1)-th span based on the fragment information outputted from the rasterizer; a cache memory for storing data corresponding to the calculated coordinates output from the processor and prefetched from an external memory device.例文帳に追加

グラフィックス処理装置は、i(iは自然数)番目スパンのデータをレンダリングしながらフラグメント情報を出力するラスタライザとラスタライザから出力されたフラグメント情報に基づいて(i+1)番目スパンの一番目データの座標を計算して、計算された座標を出力するためのプロセッサとプロセッサから出力された前記計算された座標に相応し、外部メモリ装置からプリフェッチされたデータを貯蔵するためのキャッシュメモリとを備える。 - 特許庁

The first autonomous action equipment for performing autonomous action based on an autonomous action rule making the state of the autonomous action equipment relevant to action moved in the state is provided with an autonomous action rule transmission means for transmitting at least a part of the autonomous action rule as a reproduced autonomous action rule while referring to a first autonomous action rule memory means for retaining the autonomous action rule.例文帳に追加

自律動作機器の状態と前記状態で発動する動作とを対応付けた自律動作ルールに基づいて自律的な動作を行う第一の自律動作機器が、前記自律動作ルールを保持する第一の自律動作ルール記憶手段を参照し、前記自律動作ルールの少なくとも一部を複写自律動作ルールとして送信する自律動作ルール送信手段を備えることを特徴とする。 - 特許庁

The electronic apparatus 1 includes: a first storage unit 53 which has a nonvolatile semiconductor memory 16 inhibiting overwriting on already written data during data writing processing and stores actual data and management data corresponding to the actual data; a second storage unit 54 where it is possible to overwrite data to a certain value during the data writing processing; and a control unit 52 which controls data access to the first storage unit 53.例文帳に追加

電子機器１は、データ書込み処理において既に書込まれたデータに対する上書きが禁止されている不揮発性半導体メモリ１６を有し、実データおよび当該実データに対応した管理データを記憶する第１記憶部５３と、データ書込み処理において任意の値へのデータ上書きが可能な第２記憶部５４と、第１記憶部５３に対するデータアクセスを制御する制御部５２とを有する。 - 特許庁

The method of programming the nonvolatile memory device includes steps of: performing a program operation on a first page; counting a program pulse application number until the program operation on the first page is completed; comparing the counted program pulse application number with a threshold to reset the program start voltage; and performing the program operation on a second page using the reset program start voltage.例文帳に追加

第１頁に対してプログラム動作を行う段階と、前記第１頁に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントする段階と、前記カウントされたプログラムパルス印加回数としきい値を比較してプログラム開始電圧を再設定する段階と、第２頁に対して前記再設定されたプログラム開始電圧に応じてプログラム動作を行う段階とを含む構成としたことを特徴とする。 - 特許庁

The memory device further includes an auxiliary transistor (TRX) electrically coupled between the first electrode and a first power supply terminal, wherein an auxiliary control electrode of the auxiliary transistor is controlled in such a way as to be enabled when the access transistor is enabled, and the auxiliary transistor is arranged in such a way as to exhibit a lower saturation current than the saturation current of the access circuit.例文帳に追加

そのメモリ素子は、第１の電極と第１の電源端子との間で電気的に結合された補助トランジスタＴＲＸであって、アクセス・トランジスタがイネーブルにされるときにイネーブルにされるように補助トランジスタの補助制御電極は制御され、かつアクセス回路の飽和電流よりも低い飽和電流を呈するような様態で配置された補助トランジスタＴＲＸを有する補助回路ＣＡＸをさらに備える。 - 特許庁

A cable finding device comprises a magnetoelectric transducer that detects magnetic flux generated by a searched-for cable in the vicinities of an electromagnetic conversion element; memory means that records first phase information acquired from a reception search signal; and a phase determination circuit that compares second phase information acquired from the reception search signal detected in the searched place by the magnetoelectric transducer with the first phase information.例文帳に追加

本発明は、前記電磁変換素子の近傍で前記ケーブルによって生じる磁束を、前記磁電変換素子で検出し、前記受信探査信号から取得された第１の位相情報を記録する記憶手段と、探査場所にて前記磁電変換素子により検出する受信探査信号から取得する第２の位相情報を前記第１の位相情報と比較する位相判定回路を備えることを特徴とする。 - 特許庁

This portable electronic equipment is provided with plural display parts including first and second display parts, capable of displaying character or image information, a display control part controlling displays of the plural display parts, a memory in which image data of plural images are stored and a setting control part setting an image which is displayed on the first display part, when power is supplied selectively from among the plural images.例文帳に追加

携帯型電子機器は、文字または画像情報を表示可能な第１と第２の表示部を含む複数の表示部と、前記複数の表示部の表示を制御する表示制御部と、前記複数の画像の画像データを格納するメモリと、電源投入時に前記第１の表示部に表示する画像を、前記複数の画像の中から選択的に設定する設定制御部と、を備える。 - 特許庁

A semiconductor memory device includes an insulating film of high dielectric constant has first and second impurity regions formed on a semiconductor substrate, an insulating film, formed in contact with the first and the second impurity regions on the semiconductor substrate from among at least one among Hf silicate, Zr silicate, Y silicate or lanthanum-based metal silicate, and a gate electrode layer formed on the insulating film.例文帳に追加

半導体基板にそれぞれ形成された第１及び第２不純物領域と、半導体基板上に第１及び第２不純物領域とそれぞれ接して形成され、Ｈｆシリケート、Ｚｒシリケート、Ｙシリケートまたはランタン系金属シリケートのうち少なくとも何れか一つの物質を含む絶縁膜と、絶縁膜上に形成されたゲート電極層と、を含む高誘電率の絶縁膜を含む半導体メモリ素子。 - 特許庁