「first memory」に関連した英語例文の一覧と使い方(99ページ目) - Weblio英語例文検索

When use reservation of the common part in the first floor is carried out from each tenant through a terminal or the like installed in each tenant, a central management device 10 inputs the use reservation information and stores it as a use history of the common part in a memory 12.例文帳に追加

各テナントから１階にある共用部の使用予約がテナントに設置されている端末等により行われると、中央管理装置１０はその使用予約情報を入力し共用部の利用履歴として記憶部１２に記憶する。 - 特許庁

Reference circuits (A2, Q3, Q4) are provided with first and second resistive elements (RH, RL) for applying the reference current to the second input node (75) of the differential amplifier to provide a reference value to be compared with the sense current to determine the state of the memory cell (RM).例文帳に追加

基準回路(A2,Q3,Q4)は、差動増幅器の第2の入力ノード(75)に基準電流を加えるための第1と第2の抵抗素子(Ｒ_Ｈ,Ｒ_Ｌ)を備え、メモリセル(Ｒ_Ｍ)の状態を判定するためにセンス電流と比較される基準値を提供する。 - 特許庁

On the first surface of the packagin substrate, the power supply wiring patterns compose a plurality of separated paths from the memory device to the data processing device, and the power supply wiring patterns and the signal wiring patterns are arranged without crossing each other.例文帳に追加

実装基板の第１面において、前記電源配線パターンは、前記メモリデバイスから前記データ処理デバイスに向かう複数の離間した経路を構成し、前記電源配線パターン及び信号配線パターンは夫々非交差状態で配置される。 - 特許庁

A search formula generation support device, which supports the generation of a search formula for searching information, stores, in a module memory, modules MD which correlate search formula resources SFS with first information IF1 from which the search formula resources SFS are extracted.例文帳に追加

情報の検索のための検索式の作成を支援する検索式作成支援装置は、検索式資産ＳＦＳと検索式資産ＳＦＳの抽出の基礎となる第１情報ＩＦ１とを関連付けたモジュールＭＤをモジュールメモリに記憶している。 - 特許庁

The transponder 30 includes the first antenna 31 and sensor circuits 34, 35; and a correction data transmission circuit 36 having the rectifying circuit 44 for rectifying a high frequency reception signal of a carrier wave signal and a memory circuit 41 storing correction data 42a.例文帳に追加

トランスポンダ３０に、第１のアンテナ３１及びセンサー回路３４，３５と、搬送波信号の高周波受信信号を整流する整流回路４４及び補正データ４２ａを記憶したメモリ回路４１を有する補正データ送信回路３６とを備える。 - 特許庁

At first, a control section 121 generates identification information (e.g. image number) useful in the additional printing for each image data stored in a memory card 129, and stores the image data in the hard disk drive 126 in association with the identification information.例文帳に追加

まず、メモリカード１２９に記憶されている画像データのそれぞれについて、制御部１２１は、焼き増しの際に役立つ識別情報（画像番号など）を生成し、画像データと識別情報とをそれぞれ関連付けてハードディクスドライブ１２６に記憶する。 - 特許庁

Each memory cell includes a two-element latch circuit consisting of a first transistor (N type MOSFET), and of a second transistor (P type MOSFET) being two elements latch circuit, and a third transistor (N type MOSFET) connected to an input-cum-output terminal of the latch circuit.例文帳に追加

各メモリセルは、第１のトランジスタ（Ｎ型ＭＯＳＦＥＴ）と、第２のトランジスタ（Ｐ型ＭＯＳＦＥＴ）なる２素子ラッチ回路と、前記ラッチ回路の入力端子兼出力端子に接続されている第３のトランジスタ（Ｎ型ＭＯＳＦＥＴ）を含む。 - 特許庁

The bias generation circuit 31 generates the bias potential pg1 to reflect one or both of a fluctuation in a potential difference between the first and second driving potentials and a fluctuation in the threshold voltage of the FET constituting the cross feedback circuit of each memory cell.例文帳に追加

バイアス生成回路３１は、第１及び第２の駆動電位間の電位差の変動及び各メモリセルの交差帰還回路を形成するＦＥＴの閾値電圧の変動の一方または双方を反映するようにバイアス電位ｐｇ１を生成する。 - 特許庁

The first contact piece 101 is formed in a nearly U-shape with a contact part 103 elastically connected to a power source terminal of a memory card MC combining at the tip a pair of band-like spring bodies 102, 102 of nearly down-turning shapes provided at each tip part.例文帳に追加

第１コンタクト片１０１は、メモリカードＭＣの電源端子に弾接する接触部１０３がそれぞれ先端部に設けられた略へ字状の一対の帯状ばね体１０２，１０２を先端で連結して略Ｕ字形に形成される。 - 特許庁

A memory device includes an organic active layer between a first electrode and a second electrode, wherein the organic active layer is formed of an electroconductive organic including a hetero atom.例文帳に追加

第１電極と第２電極間に有機活性層を含むメモリ素子であって、該有機活性層がヘテロ原子（ｈｅｔｅｒｏ ａｔｏｍ）を含む電気伝導性有機物によって形成される有機メモリ素子及びその製造方法を提供する。 - 特許庁

The host computer 10 writes valid data transferred from the memory controller 20 in the first data buffer, transfers a write burst data block to the second data buffer to write it and outputs the write burst data block to the system bus 11 in a valid data transfer clock cycle.例文帳に追加

ホストコンピュータは、メモリコントローラから転送される有効データを第１のデータバッファに書き込み、ライトバーストデータブロックを第２のデータバッファに転送して書き込み、かつライトバーストデータブロックを有効データ転送クロックサイクルにシステムバスに出力する。 - 特許庁

The nonvolatile memory 100 comprises a multilayered body 122 consisting of a first insulating layer 22a, a charge capturing layer 22b and a second insulating layer 22c provided on the semiconductor layer 10, and a gate conductive layer 14a provided on the multilayered body 122.例文帳に追加

不揮発性記憶装置１００は、半導体層１０上に設けられ、第１絶縁層２２ａ、電荷捕捉層２２ｂ、および第２絶縁層２２ｃからなる積層体１２２と、積層体１２２上に設けられたゲート導電層１４ａとを含む。 - 特許庁

When a shutter button is depressed by a photographer, during photography under an irradiation angle variable consecutive photographing mode, first, photographing is performed, while setting the irradiation angle of a flash light emitting device to a tele-side and a resultant image (image signal) is stored in an internal memory (ST2, ST5, ST6).例文帳に追加

照射角度可変連続撮影モードでの撮影であるとき、シャッター釦が撮影者により押された場合、まず、閃光発光装置の照射角度をテレ側にして撮影し、得られた画像（画像信号）を内部メモリに記憶する（ST2,ST5,ST6）。 - 特許庁

The location of the specific area as well as a first cost parameter group set for each category of the roads outside the specific area and a second cost parameter group set for each category of the road in the specific area are recorded in a memory means 40.例文帳に追加

前記特定地域の場所とともに、前記特定地域外の道路種別毎に設定する第一のコストパラメータ群と、前記特定地域内の道路種別毎に設定する第二のコストパラメータ群と、を記憶手段４０に記憶させる。 - 特許庁

When a start signal Swk is H, the transistors are changed-over in the order of Q2, Q3, etc., then, the selection signals S_c1-Scm at which the start signal Swk is changed to L for the first time and the polarity changeover signal Sp are written in a memory 35 and a register 36.例文帳に追加

起動信号ＳwkがＨの場合には、オンするトランジスタをＱ２、Ｑ３、…の順に切り替え、起動信号Ｓwkが最初にＬに変化した時の選択信号Ｓc1〜Ｓcmと極性切替信号Ｓｐとをメモリ３５とレジスタ３６に書き込む。 - 特許庁

The total data quantity to be stored in one sector 1 is checked at the time of writing data to the nonvolatile memory, and when it is determined that the total data quantity cannot be stored in the sector of the first sector size, an active sector is determined from the plurality of sectors of the bank #2.例文帳に追加

不揮発性メモリへのデータの書き込みの際に１セクタ内に保存する総データ量をチェックし、総データ量が第１のセクタサイズのセクタ内に収納しきれないと判断されたとき、バンク＃２の複数のセクタの中からアクティブセクタを決定する。 - 特許庁

The third sensed point signal indicating a position separating the finger from the touch panel 340 thereafter is transmitted to the control part 720, and the control part 720 stores the third sensed point signal into the memory 610 together with the first sensed point signal and the second sensed point signal.例文帳に追加

その後タッチパネル３４０から指を離すまでの位置を示す第３感知点信号を制御部７２０に送り、制御部７２０は第１感知点信号及び第２感知点信号と共に第３感知点信号をメモリ６１０に記憶する。 - 特許庁

The memory control part supplies power to the first storage part by controlling a power supply part, shifts the second storage part to a self-refresh mode, and stops power supply to the third storage part by controlling the power supply part.例文帳に追加

メモリ制御部は、電源供給部を制御することで第１記憶部に対して電力を供給し、第２記憶部をセルフリフレッシュモードに移行させ、電源供給部を制御することで第３記憶部に対して電力の供給を停止する。 - 特許庁

To provide a communication terminal with a copy function, where a time for reading of a first original until the copy of an original is obtained at copying can be reduced and copying is available, when no idle area is in existence in an image memory.例文帳に追加

複写時に最初の原稿を読み取ってから複写された原稿が得られるまでの時間を短縮するとともに、画像メモリに空き領域がない場合にも複写を行うことができる、複写機能付きの通信端末装置を提供する。 - 特許庁

In the reference fail bit verification circuit and the nonvolatile semiconductor memory device including this circuit, the reference fail numbers in a first mode in which erasing voltage is increased stepwise and in a second mode in which erasing voltage is kept constant can be set so as to be different.例文帳に追加

基準フェイルビット確認回路及びこれを含む不揮発性半導体メモリ装置では、消去電圧が段階的に増加する第１モード及び消去電圧が一定に維持される第２モードでの基準フェイル数を異ならせて設定しうる。 - 特許庁

The lens information memory 13 stores first position information, regarding the position in designing the variable power lens group 11 for matching with the focal length in the zoom stage to be set and second position information, regarding the deviation between the actual position and the position in designing.例文帳に追加

レンズ情報メモリ１３は、設定されるズーム段階の焦点距離に合わせるための変倍レンズ群１１の設計上の位置についての第１位置情報と実際の位置と設計上の位置とのズレについての第２位置情報を格納する。 - 特許庁

The presentation image group by district corresponding to the ship-to code is read from the first memory 82, and a presentation image corresponding to a game state is selected from the read presentation image by district and displayed on a liquid crystal display 17 to perform presentation.例文帳に追加

そして、出荷先コードに対応する地域別演出画像群を第１メモリ８２にから読み出し、読み出した地域別演出画像群の中から遊技状態に応じた演出画像を液晶ディスプレイ１７に表示することで演出を行う。 - 特許庁

A value (the amplification ratio) of dividing the pressure of the liquid delivered from the syringe pumps 11 and 31 by an operation quantity of a first pump device P1 and a second pump device P2, is held in a nonvolatile memory 64 as table data with every position of the pistons 12 and 32.例文帳に追加

シリンジポンプ１１，３１から吐出される液体の圧力を第１ポンプ装置Ｐ１及び第２ポンプ装置Ｐ２の操作量で除算した値（増幅率）は、ピストン１２，３２の位置毎にテーブルデータとして不揮発性メモリ６４内に保持される。 - 特許庁

A microcomputer 16 calculates a rotating shaft vector (a) and a first beam axis vector B1 based on vectors Gp1-Gp4 showing an acceleration detected by a G sensor 11 in four attitudes by a radar device 1 simple body, and stores the result in a memory 17.例文帳に追加

マイコン１６は、レーダ装置１単体で、Ｇセンサ１１によって４つの姿勢で検出した加速度を表すベクトルＧｐ１〜Ｇｐ４に基づいて、回転軸ベクトルａおよび第１のビーム軸ベクトルＢ１を算出し、メモリ１７に記憶する。 - 特許庁

The system processor is coupled to the first memory, the second memory and the display, forms display images of an imaging finishing function of the source device and an imaging finishing function of the destination device and presents the display images on the display.例文帳に追加

送信側装置の画像仕上げ機能を記憶するための第１メモリと、転送先装置の画像仕上げ機能を記憶するための第２メモリと、ディスプレイと、システムプロセッサとを備え、システムプロセッサは、第１メモリと、第２メモリと、ディスプレイとに連結されており、送信側装置の画像仕上げ機能および転送先装置の画像仕上げ機能の表示画像を形成し、この表示画像をディスプレイに呈示する。 - 特許庁

In the semiconductor memory device compressing data read from a memory cell in synchronization with a rise edge of a first external clock signal, the timing of controlling a latch circuit and an output buffer circuit connected to a data bus transmitting the summary result is synchronized with a rise edge of a second external clock signal and a rise edge of a third external clock signal.例文帳に追加

第１の外部クロック信号の立ち上がりエッジに同期してメモリセルからの読み出しデータの縮約を行う半導体記憶装置において、縮約結果を伝送するデータバスに接続されるラッチ回路及び出力バッファ回路の制御タイミングを、それぞれ第２の外部クロック信号の立ち上がりエッジ、第３の外部クロック信号の立ち上がりエッジに同期するタイミングとした。 - 特許庁

A video controller 100 includes: a frame memory 110 for storing video input signals configured of video data of frame units; and a video signal conversion means that converts the video input signals stored in the frame memory 110 into a first video signal and a second video signal different from each other in frame videos according to information on a correlation between frames and information on brightness for each one frame.例文帳に追加

映像制御装置１００は、フレーム単位の映像データで構成された映像入力信号を記憶するフレームメモリ１１０と、フレームメモリ１１０に記憶されている映像入力信号を、フレーム間の相関に関する情報または１フレームごとの明るさに関する情報に応じて、フレーム映像が互いに異なる第１の映像信号および第２の映像信号に変換する。 - 特許庁

To provide a game machine executing an exciting game, in the game machine executing with priority a variable display game in a second identification information, in a case where a start-up memory of the variable display game is generated in the second identification information group, when executing a continuous presentation, based on a start-up memory of a variable display game in a first identification information group.例文帳に追加

第１の識別情報群における変動表示ゲームの始動記憶に基づいて連続演出を実行している際に、第２の識別情報群における変動表示ゲームの始動記憶が発生した場合、この第２の識別情報における変動表示ゲームの実行を優先させる遊技機において、興趣に富んだ遊技を実行することができる遊技機を提供する。 - 特許庁

The fast scan second order moment data set is generated by projecting a plurality of pixels to be projected onto M lines of the received image data to a first rotation angle and one of the M memory locations is generated (230) by updating the M memory locations for storing the completed line sums and adding square of the completed line sums to a moment accumulator.例文帳に追加

高速走査による２次モーメントデータセットは、第１の回転角度に、受け取られた画像データのうちのＭ行に投影する複数の画素を投影して、当該Ｍ個の記憶場所のうちの１つが、完了された行合計を格納するＭ個の記憶場所を更新して、前記完了された行合計の２乗をモーメント累算器に加算することによって生成される（２３０）。 - 特許庁

In a semiconductor device, a memory transistor is constituted by laminating a floating gate upon a control gate through a first insulating film, and at least the gate electrode of a select transistor is constituted into a single layer which contains impurities at increased concentrations by implanting ions into a polysilicon film, forming in the same layer as the floating gate electrode of the memory transistor in a source-drain area forming process.例文帳に追加

メモリトランジスタは第１絶縁膜を介してフローティングゲートとコントロールゲートが積層された構造であり、少なくともセレクトトランジスタのゲート電極が、メモリトランジスタのフローティングゲート電極と同層で形成されたポリシリコン膜にトランジスタのソースドレイン領域形成工程におけるイオン注入により不純物濃度が高められた単層構成であることを特徴とする。 - 特許庁

The video processor 4 includes: a first color matrix circuit 31 for processing the ordinary observed image data; a color balance circuit 32; memories 33 to 35 for RGB component image; a second color matrix circuit 41 for processing the ordinary observed image data and fluorescent image data, a reference image memory 42, a fluorescent image memory 43 and an affected part information generation circuit 44.例文帳に追加

また、通常観察画像データを処理するための第１カラーマトリクス回路３１，カラーバランス回路３２，ＲＧＢ成分画像用メモリ３３〜３５と、通常観察画像データ及び蛍光画像データを処理するための第２カラーマトリクス回路４１，参照画像用メモリ４２，蛍光画像用メモリ４３，患部情報生成回路４４とを、備えるように、ビデオプロセッサ４を構成する。 - 特許庁

The first internal voltage generating circuit supplies internal voltage VPERI when any of memory banks BANK 0 to 3 is in an active state, the second internal voltage generating circuit supplies internal voltage VPERI in a period in which any of the corresponding memory banks BANK0, 1 or any of BANK 2, 3 is in an active state also burst operation is performed.例文帳に追加

第１の内部電圧発生回路は、メモリバンクＢＡＮＫ０〜３のいずれかがアクティブ状態である場合に内部電圧ＶＰＥＲＩを供給し、第２の内部電圧発生回路は、対応するメモリバンクＢＡＮＫ０，１のいずれか又はＢＡＮＫ２，３のいずれかがアクティブ状態であって、且つ、バースト動作を行っている期間に内部電圧ＶＰＥＲＩを供給する。 - 特許庁

A memory cell has a first conductivity-type semiconductor step, two second conductivity-type semiconductor regions SBLi, SBLi+1 (i: natural number) functioning as the sources or drains and two mutually insulated memory gate electrodes (CGa or CGb, WL1) facing the sidewalls of the step, interposed with a gate dielectric film CS having charge-storing power.例文帳に追加

第１導電型半導体の段差と、その上部と下部に形成され、ソースまたはドレインとして機能する２つの第２導電型半導体領域ＳＢＬｉ，ＳＢＬｉ＋１（ｉ：自然数）と、電荷蓄積能力を有したゲート誘電体膜ＣＳを介在させて段差の側壁にそれぞれ対峙し、かつ互いに絶縁された２つのメモリゲート電極（ＣＧａまたはＣＧｂ，ＷＬ１）とを有している。 - 特許庁

The converter ECU2 updates the power accumulator, used last after start stored in the memory into the present power accumulator used first after start of the system, when the vehicle for executing a run- control mode is started and keeps the power accumulator used last after start stored in the memory, when the vehicle system for executing the external charge mode is started.例文帳に追加

コンバータＥＣＵ２は、走行制御モードを実行するために車両システムを起動した場合には、記憶部に記憶されている前回起動後使用蓄電部を今回のシステム起動後に最初に使用した蓄電部に更新し、外部充電モードを実行するために車両システムを起動した場合には、記憶部に記憶されている前回起動後使用蓄電部を維持する。 - 特許庁

When burst transfer of data for recording which is stored in a prescribed area of a memory 69 is performed to a first storage part via a second transfer path 511 by a reading means, burst transfer of Null data is performed to the prescribed area of the memory 69 via the second transfer path 511 by a writing means based on a signal to be transmitted from the reading means.例文帳に追加

メモリ６９の所定の領域に記憶された前記記録用データが、読出手段により第２転送路５１１を経由して第１記憶部にバースト転送転送されると、読出手段から送出される信号に基づいて、書込手段によりＮｕｌｌデータが、前記メモリ６９の所定の領域に前記第２転送路５１１を経由してバースト転送される。 - 特許庁

A first to third memory groups are subjected to setting or a releasing operation of a reception mode to identify between a FM broadcast signal and a FM multiplex broadcast signal obtained by superposing various digital data onto the FM broadcast signal, so that the memory groups simultaneously and automatically store the frequencies of the broadcasting stations, capable of being received in response to the setting of the reception mode by once pressing an operation button.例文帳に追加

第１、第２、第３のメモリ群にＦＭ放送信号とＦＭ放送信号に各種デジタルデータを重畳したＦＭ多重放送信号とを区別して受信モードの設定又は設定解除を行い、操作ボタンの１度の押下により、前記メモリ群にその受信モードの設定に従って、受信可能な放送局の周波数を一斉に自動記憶する。 - 特許庁

To provide a method of fabricating a flash memory device capable of improving the operation performance of a memory cell in which a nitride film is first deposited on a semiconductor substrate or a polysilicon film and then an oxide film is formed under the nitride film by an oxidization process using an anneal process, so that a tunnel oxide film or an ONO1 oxide film having a thin thickness and a good film quality can be formed.例文帳に追加

半導体基板またはポリシリコン膜の上に窒化膜をまず蒸着した後、アニール工程を用いた酸化工程によって窒化膜の下方に酸化膜を形成することにより、さらに薄くて優れた膜質を有するトンネル酸化膜またはＯＮＯ１酸化膜を形成してメモリセルの動作性能を向上させることが可能なフラッシュメモリ素子の製造方法の提供。 - 特許庁

The microcontroller 28, while a power source is turned on, determines whether or not pieces of identification information stored in the USB memory 30 and the memory 26 are the same mutually, and if they are the same, registers, in the database, information on a music file in the hierarchy the same as that of a music file corresponding to the access information and information on a folder at first, and reconstructs the database.例文帳に追加

マイクロコントローラ２８は、電源のオン時に、ＵＳＢメモリ３０とメモリ２６に保存される識別情報とが互いに同一であるか否かを判別し、それらが同一である場合に、アクセス情報に対応する楽曲ファイルと同一の階層にある楽曲ファイルの情報及びフォルダの情報をデータベースに最初に登録し、当該データベースを再構築する。 - 特許庁

The control part 5 is provided with a function for inhibiting access to a memory part 6 from the RFID reader/writer 200 through the first antenna 1 when the power is not supplied from the second power source part 8 and for allowing access to the memory part 6 from the RFID reader/writer 200 through the antenna part 1 when the power is supplied from the second power source part 8.例文帳に追加

制御部５に、第２の電源部８からの電力の供給を受けていない場合、第１のアンテナ部１を介するＲＦＩＤリーダライタ２００からのメモリ部６へのアクセスを禁止し、第２の電源部８からの電力の供給を受けている場合、第１のアンテナ部１を介するＲＦＩＤリーダライタ２００からのメモリ部６へのアクセスを許可する機能を設ける。 - 特許庁

Further, in the case of applying the interpolation/filtering processing to the same images, a distributor 14 distributes the image signal received by the second input port 12, the selector 15 stores the image signal to the first input memory 21 and stores the image signal received by the second input port 12 to the second input memory 22 and the image composition section 4 applies image processing to the image signals.例文帳に追加

また、同一の画像の補間・フィルタリング処理を行う場合には、第２の入力ポート１２で入力された画像信号を分配器１４で分配し、セレクタ１５によって第１の入力メモリ２１に保存し、第２の入力ポート１２で入力された画像信号を第２の入力メモリ２２に保存して、画像合成部４によって画像処理を行う。 - 特許庁

In an electrophoretic display device having an electrooptical material layer having a memory property which is disposed between a pair of substrates, transistors belonging to a first display section are individually driven to easily and rapidly perform predetermined image display on the first display section by inputting predetermine potential to scanning lines and data lines belonging to the first display section via a scanning line and a data line driving circuits respectively connected thereto.例文帳に追加

一対の基板間に記憶性を有する電気光学物質層を備えた電気泳動表示装置であって、第１の表示部に属する走査線及びデータ線に対して、これらにそれぞれ接続する走査線駆動回路及びデータ線駆動回路を介して所定の電位を入力することにより、第１の表示部に属するトランジスタを個別に駆動し、容易且つ迅速に第１の表示部に所定の画像表示を行う。 - 特許庁

The non-volatile semiconductor memory device includes a semiconductor substrate 1 on which a first diffusion region 2 and a second diffusion region 3 are formed separately from each other, a first insulating layer 4 formed on the semiconductor substrate 1, a charge storage layer 5 formed on the first insulating layer 4, a second insulating layer 6 formed on the charge storage layer 5, and a gate electrode 7 formed on the second insulating layer 6.例文帳に追加

本発明に用いられる不揮発性半導体記憶装置は、第１の拡散領域２および第２の拡散領域３が離間して形成された半導体基板１と、半導体基板１上に形成された第１の絶縁層４と、第１の絶縁層４上に形成された電荷蓄積層５と、電荷蓄積層５上に形成された第２の絶縁層６と、第２の絶縁層６上に形成されたゲート電極７と、を有する。 - 特許庁

The method of manufacturing a ferroelectric memory element includes the stages of: forming a first electrode 31a on a substrate; forming a ferroelectric film 32a on the first electrode 31a; forming a second electrode 33a on the ferroelectric film 32a; crystallizing the ferroelectric film 32a; and patterning the first electrode 31a, ferroelectric film 32a and second electrode 33a.例文帳に追加

本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３１ａを形成する工程と、第１電極３１ａ上に強誘電体膜３２ａを形成する工程と、強誘電体膜３２ａ上に第２電極３３ａを形成する工程と、強誘電体膜３２ａを結晶化させる工程と、第１電極３１ａと強誘電体膜３２ａと第２電極３３ａとをパターニングする工程と、を含む。 - 特許庁

The nonvolatile semiconductor memory includes: a semiconductor substrate 1; a first gate electrode WG formed on the semiconductor substrate 1 through a gate insulating film 10; second gate electrodes CG1, CG2 formed in a side direction of the first gate electrode WG and electrically insulated from the first gate electrode WG; and an electric charge trapping film 30 formed at least between the semiconductor substrate 1 and the second gate electrodes CG1, CG2.例文帳に追加

不揮発性半導体メモリは、半導体基板１と、半導体基板１上にゲート絶縁膜１０を介して形成された第１ゲート電極ＷＧと、第１ゲート電極ＷＧの側方に形成され第１ゲート電極ＷＧから電気的に絶縁された第２ゲート電極ＣＧ１、ＣＧ２と、半導体基板１と第２ゲート電極ＣＧ１、ＣＧ２との間に少なくとも形成された電荷トラップ膜３０と、を備える。 - 特許庁

A plate 54 out of the left and right side plates comprises a first plate piece 541 having a first hole 546 to screw to a first female thread formed on the chassis, and a second plate piece 542 having a second hole 543 to screw to a second female thread formed on the chassis and also third female threads 544, 545 to screw to a personal computer or a peripheral memory.例文帳に追加

左および右サイドプレートのうちの一方５４は、ベースに形成された第１の雌ネジ部に対してネジ止めするための第１の空き孔部５４６を備えた第１のプレート片５４１と、ベースに形成された第２の雌ネジ部に対してネジ止めするための第２の空き孔部５４３ならびにパーソナルコンピュータまたは周辺記憶装置にネジ止めするための第３の雌ネジ部５４４、５４５を備えた第２のプレート片５４２とによって構成されている。 - 特許庁