「first memory」に関連した英語例文の一覧と使い方(95ページ目) - Weblio英語例文検索

The first step-down circuit 1a, to which an external power supply electric potential Vdd(ext.) supplied from an external power supply of 3.3 V is inputted, supplies an internal power supply electric potential Vdd(int.) stepped-down at 1.8 V to bit lines of the memory arrays 5.例文帳に追加

第１の降圧回路１ａは、３．３Ｖの外部電源から供給される外部電源電位Ｖｄｄ（ｅｘｔ．）を入力し、１．８Ｖに降圧した内部電源電位Ｖｄｄ（ｉｎｔ．）をメモリアレイ５のビット線に供給する。 - 特許庁

In addition, the dummy cell is designed so that it has intermediate electric resistance between first and second electric resistances by making the impressed voltage on both ends of each dummy magneto-resistance element lower than voltages impressed on both ends to be applied to the magneto-resistive element of a memory cell.例文帳に追加

また、各ダミー磁気抵抗素子の両端印加電圧をメモリセルの磁気抵抗素子にかかる両端印加電圧よりも小さくし、第１および第２の電気抵抗の中間の電気抵抗を有するように設計する。 - 特許庁

After data saving is finished, the data of task 3 saved in the first save memory 42 are restored by the program counter 1-1, the storage elements 21-1, 22-1 and 23-1 of the arithmetic circuit 3, and the register file 4-1.例文帳に追加

データ退避終了後、第１の退避メモリ４２に退避されているタスク３のデータが、プログラムカウンタ１−１、演算回路３の記憶素子２１−１，２２−１および２３−１、並びにレジスタファイル４−１にそれぞれ復元される。 - 特許庁

An integrated circuit for digital signal processing includes doubled memories which are doubled for top and reverse sides and have top and reverse regions replaced by each sampling cycle, the access circuit which reads and writes signals out of and to the delay memory, and a first signal processing unit and a second signal processing unit.例文帳に追加

表裏に二重化され、サンプリング周期毎に表裏の領域が入れ替わる二重化メモリと、遅延メモリに対して信号の読書きを行うアクセス回路と、第１信号処理部と第２信号処理部を備える。 - 特許庁

When the total volume of these encoded data exceeds a target level, an encoding sequence control section 114 discards image encoded data in the first memory, updates a quantized matrix table to the image encoding section 201 and continues encoding.例文帳に追加

これら符号化データの合計量が目標量をオーバーした場合、符号化シーケンス制御部１１４は、第１のメモリ内の画像符号化データを破棄させ、画像符号化部２０１への量子化マトリクステーブルを更新し、符号化を継続させる。 - 特許庁

By imparting a structure wherein a protection plate part 13C of a board holder 13 is vertically sandwiched by a first sandwiching part 58 of a main body 11, the memory board 12 is prevented from being damaged by external force applied to the board holder 13.例文帳に追加

また、基板ホルダー１３の保護板部１３Ｃを本体１１の第１挟持部５８で上下方向に挟持する構造とすることによって、基板ホルダー１３に加わる外力でメモリー基板１２がダメージを受けないようにする。 - 特許庁

A memory write part 2 writes the number of texture data that can be both transferred at a time and written to a single address to any one of the first to the fourth texture memories 1a to 1d commonly by one write operation.例文帳に追加

メモリ書き込み部２は、１回の書き込み動作において、１度に転送可能でありかつ１個のアドレスに書き込み可能な個数のテクスチャデータを、共通に、第１〜第４のテクスチャメモリ１ａ〜１ｄのいずれか１つに書き込む。 - 特許庁

The first and second rotation members 21 and 22 are rotated by a linear driving member 34 formed with shape memory alloy so as to drive an output member 39, so that constitution parts are aggregated around the rotation members 21 and 22.例文帳に追加

形状記憶合金で形成した線状の駆動部材３４で第１及び第２の回動部材２１，２２を回動させて出力部材３９を駆動する構成にすることで、構成部品を回動部材２１，２２付近に集約させる。 - 特許庁

When the battery voltage drops to the first reference voltage V1, the imaging limitation sheet number is reduced from 20 to 10 and the capacity of an image memory to be assigned to the storage of the image is reduced as compared with specific reference capacity.例文帳に追加

バッテリ電圧が第１基準電圧Ｖ１まで低下した場合は、撮像限界枚数を２０枚から１０枚に低下させ、画像の記憶に割り当てる画像メモリの容量を所定の基準容量よりも低下させる。 - 特許庁

When it is judged that a reserved information amount stored in the memory has reached the prescribed amount (YES at #21), the reserved information after the lapse of a prescribed period from a planned point in time for carrying out is erased sequentially from the oldest first (#25).例文帳に追加

メモリ内に記憶された予約情報の量が所定量に達したと判定されたときに（＃２１でＹＥＳ）、実施予定時点から所定の期間を経過した予約情報のうち古い予約情報より順に消去する（＃２５）。 - 特許庁

To provide a first order approximation circuit for estimating propagation path characteristics that is weighted with regard to a time difference among measurement points and to provide a propagation path characteristics estimation circuit where the memory capacity required for the estimation or the arithmetic operation load is reduced.例文帳に追加

測定点の時間差に応じて重み付けした伝搬路特性の１次近似推定回路を提供すること、また推定に必要なメモリを減らし、あるいは演算負荷の軽い伝搬路特性推定回路を提供することにある。 - 特許庁

To provide an image processor and an image processing method, capable of reducing a required memory amount and excellent region segmentation even when a first attribute region (for example, a text region) overlaps with a second attribute region.例文帳に追加

第１の属性の領域（例えばテキスト領域）と第２の属性の領域とが重なっている場合でも、要するメモリ量を低減し、良好に領域分離が可能な画像処理装置、および画像処理方法を提供すること。 - 特許庁

After a source/drain diffusion layer 8, a first side wall oxide film 9 and a third polycrystalline silicon film 10 which becomes a contact pad are formed; a silicon oxide film is removed by dry etching by using photoresist where an opening is formed in a memory peripheral region alone.例文帳に追加

ソース・ドレイン拡散層８、第１の側壁酸化膜９、コンタクトパッドとなる第３の多結晶シリコン膜１０を形成後、メモリ周辺領域のみを開口したフォトレジストをマスクにしてドライエッチによりシリコン酸化膜を除去する。 - 特許庁

A multifunction machine receives second management information (S130) from another multifunction machine for managing the second management information different from first management information through multifunction machine processing and stores the received second management information to a flash memory 13 (S140).例文帳に追加

複合機は、複合機処理にて、第一管理情報とは異なる第二管理情報を管理する他の複合機から、第二管理情報を受信し（Ｓ１３０）、受信した第二管理情報をフラッシュメモリ１３に記憶させる（Ｓ１４０）。 - 特許庁

A control part 108 performs the collation of the card information read from a card reader that is an operating means 101 with the card information read from a first memory part 103, and judges that a card is fair when the both are matched.例文帳に追加

制御部１０８は、操作手段１０１であるカードリーダから読み取ったカード情報と第１の記憶部１０３から呼出したカード情報の照合を行い、両者が一致した場合には、カードは正当なものと判定する。 - 特許庁

The DMA sets contents of the third descriptor constituting the second descriptor to the register set with a head of the first descriptor as a starting point, reads and transfers data between the system memory and the host controller in accordance with contents of the fourth descriptor.例文帳に追加

ＤＭＡは、第１ディスクリプタの先頭を起点として第２ディスクリプタを構成する第３ディスクリプタの内容をレジスタセットに設定し、第４ディスクリプタの内容に従ってシステムメモリとホストコントローラ間のデータを読み込み転送する。 - 特許庁

In this case, the voltage stress applied to a cell transistor of a memory cell not for writing is limited by using a precharge circuit 504 including first and second transistors 510, 511, a precharge power source 505, and a standard power source 506.例文帳に追加

その際、第１および第２のトランジスタ５１０，５１１、プリチャージ電圧源５０５および基準電圧源５０６よりなるプリチャージ回路５０４を用いて、書込対象以外のメモリセルのセルトランジスタに加わる電圧ストレスを抑制する。 - 特許庁

An image synthesizing section 240 allocates the first image in the layout position and size calculated by the layout information calculating section 230 in the image memory 250, and creates a synthesized image by synthesizing each converted captured image with a history image.例文帳に追加

画像合成部２４０は、配置情報算出部２３０により算出された配置位置および大きさで先頭画像を画像メモリ２５０に配置させて、変換された各撮像画像を履歴画像に合成して合成画像とする。 - 特許庁

Thus, even when the second nitride film is penetrated or damaged by etching while forming a contact hole, the sidewall of the laminated gate of the nonvolatile memory cell is protected against moving charge such as a moving ion or the like by the first nitride film.例文帳に追加

本発明によると、第２窒化膜がコンタクトホールを形成する間に、貫通されたり、エッチング損傷を受けたりしても、不揮発性メモリセルの積層ゲートの側壁は第１窒化膜により移動イオン等の移動電荷から保護される。 - 特許庁

An image reading method is provided for an image processor 100 comprising a line memory 106 which is shared between a first module (a row access processing unit 107) for performing a row access and a second module (a column access processing unit 108) for performing a column access.例文帳に追加

行アクセスする第１のモジュール（行アクセス処理部１０７）と、列アクセスする第２のモジュール（列アクセス処理部１０８）と、で共用されるラインメモリー１０６を備える画像処理装置１００における画像読み出し方法である。 - 特許庁

The first memory is retrieved on the basis of the data of the received bar code to acquire the corresponding scanning time, whether a predetermined time has passed from the last scanning time or not is determined, and whether the illegal parking or not is determined on the basis of the determination.例文帳に追加

そして、受けたバーコードのデータに基づき第１メモリを検索し、対応するスキャン時刻を得て、前回のスキャン時刻から所定時間が経過しているかどうか判定し、前記判定に基づき駐車違反かどうか判定する。 - 特許庁

In a liquid crystal panel driver circuit for driving first and second liquid crystal panels of driver monolithic type having different sizes, external image data given from the outside is temporarily stored in an image memory 23 through a host interface section 22.例文帳に追加

サイズの異なるドライバモノリシック型の第１および第２の液晶パネルを駆動するための液晶パネル駆動回路において、外部から与えられる画像データはホストインタフェース部２２を介して画像メモリ部２３に一旦格納される。 - 特許庁

Before the first write-in operation, a high resistance layer 19 is formed at an interface of the memory layer 17 with the lower electrode 14 by applying initialization pulse voltage to the upper electrode 18 and the lower electrode 14.例文帳に追加

初回の書込み動作の前に、上部電極１８および下部電極１４に対して初期化パルス電圧が印加されることにより、記憶層１７の下部電極１４との界面に高抵抗層１９が設けられている。 - 特許庁

Channels of first through fourth transistors are formed perpendicular to the substrate of the semiconductor memory device and the semiconductor regions forming the sources or drains of the fifth and sixth transistors form a PN junction with respect to the substrate.例文帳に追加

第１乃至第４トランジスタのチャネルは、半導体記憶デバイスの基板に対して垂直に形成され、第５及び第６トランジスタのソース又はドレインを形成する半導体領域は、それぞれ基板に対してＰＮ接合を形成する。 - 特許庁

A driving voltage of a prescribed waveform which is stored on a driving waveform memory is applied between the first electrode 11 and a second electrode 14 by a display control part and, thereby, the white color charged particles 22 are moved between the respective pixels.例文帳に追加

第一電極１１と第二電極１４との間に、駆動波形メモリに記憶された所定波形の駆動電圧を表示制御部が印加することにより、白色帯電粒子２２を各画素の間で移動させてる。 - 特許庁

The reflected ultrasonic waves are received, and the received signals and those stored in the waveform memory are added at the timing when the first ultrasonic waves and the second ultrasonic waves are in opposite phases.例文帳に追加

反射してきた超音波を受信して、受信信号と、波形メモリに記憶してある受信信号を、第１回目の超音波と第２回目の超音波とが互いに逆位相となる時間関係でタイミングを合わせて加算する。 - 特許庁

The power supply control circuit supplies the first power supply voltage to the regular cell array and the second power supply voltage to the redundant cell array when the redundant cell array is not used during the normal operation for allowing access to the memory cell.例文帳に追加

電源制御回路は、メモリセルのアクセスを許可する通常動作モード中に、冗長セルアレイが使用されないときに、レギュラーセルアレイに第１電源電圧を供給し、冗長セルアレイに第２電源電圧を供給する。 - 特許庁

A second power source terminal Vcc2 supplying voltage to a delay circuit 400 or an ATD generating circuit 200 is provided separately from a first power source terminal Vcc1 supplying voltage the other circuits constituting a semiconductor memory.例文帳に追加

遅延回路４００またはＡＴＤ発生回路２００に電圧を供給する第２の電源端子Ｖｃｃ２を、半導体記憶装置を構成する他の回路に電圧を供給する第１の電源端子Ｖｃｃ１とは別に設ける。 - 特許庁

It is possible to simultaneously access each memory cell of the arrays 11, 12, by selectively bringing any of the plurality of word lines WL 1 for the first port into an active state by a row decoder 16.例文帳に追加

行デコーダ１６によって複数の第１ポート用ワード線ＷＬ１のいずれかを選択的に活性状態にすることにより、１ポートメモリセルアレイ１１及び２ポートメモリセルアレイ１２のそれぞれのメモリセルに対する同時アクセスが可能である。 - 特許庁

The control part 22 reads the photographing condition setting signal 101 of the first written photographing sequence 1 from the condition setting main memory 23 after finishing the writing processing, sets a photographing condition and waits for an exposure start of the photographing sequence 1.例文帳に追加

この書き込み処理の終了後、条件設定メインメモリ２３から、最初に書き込んだ撮影シーケンス１の撮影条件設定信号１０１を読み出し、撮影条件を設定して、撮影シーケンス１の露光開始を待つ。 - 特許庁

The memory part 9 stores boundary torques Tx and Ty showing the boundaries of a low torque region, a medium torque region and a high torque region which are preset based on an efficiency as a total of first and second motors 4a and 4b.例文帳に追加

記憶部９には、第１及び第２モータ４ａ，４ｂの全体としての効率に基づいて予め設定された低トルク領域、中トルク領域及び高トルク領域の境界を示す境界トルクＴｘ，Ｔｙが記憶される。 - 特許庁

A guide data memory part 116c storing the error content from a sensor for detecting the error related to printing operation, the first guide data corresponding to the position of the sensor and the second guide data corresponding to a panel set item is preliminarily provided.例文帳に追加

印刷動作に関するエラーを検知するセンサからのエラー内容及び該センサの位置に対応した第１のガイドデータと、前記パネル設定項目に対応した第２のガイドデータとを格納するガイドデータ格納部１１６ｃを設けておく。 - 特許庁

On this DRAM (dynamic random access memory) chip, a polysilicon wiring layer (p-Si) is used to form a line 3 of an external ground voltage ext.VSS, and first and second aluminum wiring layers (Al1, Al2) are used to form lines 4 and 5 of an external power voltage ext.VCC.例文帳に追加

このＤＲＡＭチップでは、ポリシリコン配線層（ｐ−Ｓｉ）で外部接地電位ｅｘｔ．ＶＳＳのライン３を形成し、第１および第２のアルミ配線層（Ａｌ１，Ａｌ２）で外部電源電位ｅｘｔ．ＶＣＣのライン４，５を形成する。 - 特許庁

This module read-accesses to a storage space expressed in a first address (46) in an addressable memory (5) for reading or writing the storage space in the DMA process and reads, at least, a single second address (52) there.例文帳に追加

このモジュールは、ＤＭＡプロセスにおいて記憶スペースを読み出しまたは書き込むために、アドレス可能なメモリ（５）において第１のアドレス（４６）が表す記憶スペースに読み出しアクセスし、そこで少なくとも１つの第２のアドレス（５２）を読み出す。 - 特許庁

When the signal current is monitored, this circuit can compare the signal current with an average reference current in order to decide whether the selected memory cell (175) is in a first resistance state or a second resistance state.例文帳に追加

信号電流がモニタされると、この回路は、選択されたメモリセル（１７５）が第１の抵抗状態と第２の抵抗状態のいずれにあるかを判定するために、信号電流と平均基準電流を比較することができる。 - 特許庁

When copying control is ON, the Z axis movement of the laser beam machining head is stopped, at the position based on the copying gap of a nozzle tip from the reference member and a gap quantity command value, this first Z axis coordinate value is stored in a memory.例文帳に追加

ならい制御のＯＮで、ギャップ測定用基準部材に対するノズル先端のならいギャップをギャップ量指令値に基づく位置でレーザ加工ヘッドのＺ軸移動を停止せしめ、この第１Ｚ軸座標値をメモリに記憶する。 - 特許庁

In case the temperature is higher than that of the fuel cell at a steady operation, phase transformation of the shape-memory alloy takes place to make the second layer 12 contract, whereby a void ratio of the first layer 11 is to be larger.例文帳に追加

そして、燃料電池の定常運転時の温度よりも高い場合に、形状記憶合金の相変態が起きることで第２の層１２が縮むようにし、これにより、第１の層１１の空隙率が大きくなるようにする。 - 特許庁

After the apparatus authentication, a third partial key writing module generates a third partial key by combining a second partial key received from the current host device and the first partial key in a partial key storage module, and writes the generated third partial key in a volatile memory.例文帳に追加

第３部分鍵書込モジュールは、機器認証の後、現在のホスト装置から受けた第２部分鍵と部分鍵記憶モジュール内の第１部分鍵とを複合し、生成した第３部分鍵を揮発性メモリに書込む。 - 特許庁

Each node includes a plurality of processors and an interconnect chipset, issues a request for data from a processor in a first node and passes the request for data to other nodes through an expansion port (or scalability port), also starts an access of a memory in response to the request for data and snoops a processor cache of each processor in each node.例文帳に追加

各ノードは、複数のプロセッサおよび相互接続チップセットを含み、第１のノード内のプロセッサからデータ要求を発行し、拡張ポート（またはスケーラビリティポート）を通してこのデータ要求を他のノードに渡す。 - 特許庁

A sound sensor 2 detects environmental noise volume around an electronic appliance and a first volume level comparing circuit compares the detected noise volume and threshold data stored in a memory 13 to decide the degree of noise.例文帳に追加

音声センサ２でもって電子機器が置かれている環境騒音量を検出し、その検出された騒音量とメモリ１３に記憶されている閾値データを第１音量レベル比較回路でもって比較して、騒音の大小を判定する。 - 特許庁

In a hollow part 43 of the body part 41, a first valve mechanism comprising a spherical first valve element 52 and a coil-like first spring 53 and opening and closing an oil inflow hole 47, and a second valve mechanism comprising a coil-like second spring 55 and a coil-like biasing spring 56 comprising a substantially cylindrical second valve element 54 and a shape memory alloy and opening and closing an oil outflow hole 50 are provided.例文帳に追加

本体部４１の中空部４３内には、球形の第１弁体５２とコイル状の第１ばね５３とで構成されオイル流入穴４７を開閉する第１バルブ機構と、略円筒形の第２弁体５４と形状記憶合金からなるコイル状の第２ばね５５とコイル状の付勢ばね５６とで構成されオイル流出穴５０を開閉する第２バルブ機構とが設けられている。 - 特許庁

The memory cell MC includes a first gate electrode WG formed on a channel region 4 in a semiconductor substrate 1 through a gate insulation film 5, a second gate electrode CG formed at a side of the first gate electrode WG and coupled with the first gage electrode WG through an insulation substance, and an electric charge trap film 6 formed at least between the channel region 4 and the second gate electrode CG.例文帳に追加

メモリセルＭＣは、半導体基板１中のチャネル領域４上にゲート絶縁膜５を介して形成された第１ゲート電極ＷＧと、第１ゲート電極ＷＧの側方に形成され絶縁体を介して第１ゲート電極ＷＧとカップリングする第２ゲート電極ＣＧと、チャネル領域４と第２ゲート電極ＣＧとの間に少なくとも形成された電荷トラップ膜６とを有する。 - 特許庁

The nonvolatile semiconductor memory comprises two source- drain regions 108 of a second conductivity type semiconductor separated from each other through a channel forming region of a first conductivity type semiconductor, a first gate electrode 105 arranged linearly along the separating region of two source-drain regions 108, and second gate regions 109G_1 and 109G_2 arranged linearly along the first gate electrode 105.例文帳に追加

第１導電型半導体からなるチャネル形成領域を挟んで互いに離間しそれぞれ第２導電型半導体からなる２つのソース・ドレイン領域１０８と、２つのソース・ドレイン領域１０８の離間領域に沿ってライン状に配置されている第１のゲート電極１０５と、第１のゲート電極１０５に沿ってライン状に配置されている第２のゲート電極１０９_G1、１０９_G2とを有する。 - 特許庁

The memory cell 106 includes a first electrode 120, a second electrode 122, a layer 124 of phase change material extending from a first contact 130 with the first electrode 120 to a second contact 132 with the second electrode 122, and a sidewall spacer 126 contacting the second electrode 122 and a sidewall of the layer 124 of phase change material adjacent to the second contact 132.例文帳に追加

メモリセル１０６は、第１の電極１２０と、第２の電極１２２と、上記第１の電極１２０との第１接触部１３０から上記第２の電極１２２の第２接触部１３２へと伸びる相変化材料の層１２４と、上記第２の電極１２２と、上記相変化材料の層１２４の上記第２接触部１３２に隣接する側壁とに接触する側壁スペーサ１２６とを備えている。 - 特許庁

A display device, when instructed to display the image, stores image data representing the image in a nonvolatile first VARM in a normal mode, stores image data representing a related image having predetermined relation with the image in a second VRAM other than the first VRAM, and makes a memory type display body display the image corresponding to the image data stored in the first VRAM.例文帳に追加

表示装置は、画像を表示するよう指示されると、通常モードにおいて、その画像を表す画像データを不揮発性の第１のＶＲＡＭに記憶させ、その画像と所定の関係を有する関係画像を表す画像データを第１のＶＲＡＭ以外のＶＲＡＭである第２のＶＲＡＭに記憶させ、第１のＶＲＡＭに記憶された画像データに応じた画像を記憶性表示体に表示させる。 - 特許庁