「first memory」に関連した英語例文の一覧と使い方(96ページ目) - Weblio英語例文検索

For securing a predetermined size of storage area in a memory used for operating a plurality of information processings by an information processor having the memory, first specification information for specifying a fragmentation causing processing serving as an information processing causing fragmentation in the memory and storage area information for specifying the storage area used for operating the fragmentation causing processing are stored in an information table.例文帳に追加

メモリを備える情報処理装置によって複数の情報処理を実行する際に使用する、前記メモリにおける所定サイズの記憶領域を確保するに際し、前記情報処理のうち、前記メモリにおけるフラグメンテーションを発生させる情報処理であるフラグメンテーション発生処理を特定するための第１の特定情報、および、当該フラグメンテーション発生処理を実行する際に使用する前記記憶領域を特定するための記憶領域情報を情報テーブルに記憶させる。 - 特許庁

An area rewritable by a PC (Personal Computer) and an area unrewritable are formed when connecting the PC by physically dividing an HDD (or a flash memory) recording the content into a first HDD 3a and a second HDD 3b, or logically dividing one HDD 4 into a first partition 4a and a second partition 4b.例文帳に追加

コンテンツを記録するＨＤＤ（またはフラッシュメモリ）を、物理的に第１ＨＤＤ３ａ、第２ＨＤＤ３ｂに分割して、または、一つのＨＤＤ４を論理的に第１パーティション４ａ、第２パーティション４ｂに分割することにより、ＰＣに接続した際該ＰＣから書き換え可能な領域と、書き換え不可能な領域とに分離する。 - 特許庁

A system has a memory for storing a plurality of first pixel values corresponding to the plurality of time-series frames, and a processor which is programmed to generate, by using the plurality of first pixel values, a plurality of second pixel values corresponding to images which are higher in resolution than any of the plurality of time-series frames.例文帳に追加

本発明にかかるシステムは、複数の各々の時系列フレームに対応する第１の複数のピクセル値を格納するメモリと、第１の複数のピクセル値を使用して、複数の時系列フレームのいずれよりも高い解像度を有する画像に対応する第２の複数のピクセル値を生成するようにプログラムされたプロセッサとを有する。 - 特許庁

The non-volatile memory element comprises a substrate, at least two first and second electrodes arranged on the substrate with a certain interval from each other, a conductive nanotube which is provided between the electrodes and selectively brought into contact with the first electrode or the second electrode by an electrostatic force, and a supporting table supporting the conductive nanotube.例文帳に追加

基板と、前記基板上に互いに一定間隔をおいて配置される少なくとも２つの第１及び第２電極と、前記電極の間に設けられるものであって、静電気力によって第１電極または第２電極に選択的に接触する導電性ナノチューブと、導電性ナノチューブを支持する支持台と、を備える不揮発性メモリ素子である。 - 特許庁

A semiconductor device comprises a memory cell including a first transistor 160, a second transistor 162, and an insulation layer 128 provided between a source region or a drain region 120 of the first transistor 160 and a channel formation region 144 of the second transistor 162.例文帳に追加

第１のトランジスタ１６０と、第２のトランジスタ１６２と、第１のトランジスタ１６０のソース領域またはドレイン領域１２０と、第２のトランジスタ１６２のチャネル形成領域１４４との間に設けられた絶縁層１２８と、を含むメモリセルを有し、第１のトランジスタ１６０と、第２のトランジスタ１６２とは、少なくとも一部が重畳して設けられる半導体装置である。 - 特許庁

Then, control information contained in a plurality of main control signals received during any one segment of the first sampling cycle is accumulated and stored in the primary memory area of input signals at a RAM and after the one segment of the cycle passes, the control information accumulated is unified into one and incorported into the first followup control signal to be outputted to a display control circuit 53.例文帳に追加

そして、第１サンプリング周期の任意に１周期中に受信した複数の主制御信号に含まれる制御情報を、ＲＡＭの入力信号一次記憶領域に蓄積して記憶し、その１周期の経過後に、蓄積された制御情報を１つに纏めて第１の従制御信号に含め、表示制御回路５３に出力する。 - 特許庁

When it is detected that a USB memory is mounted on a USB interface 21, diagnosis is started via a first USB bus 28-1; when interface diagnosis normally ends, a first USB bus 28 is switched to a second USB bus 28-2 by a bus-switching port 22; and communication with a USB port 31 at its body-side board 30 is performed.例文帳に追加

ＵＳＢメモリがＵＳＢインタフェース２１に装着されたことを検知すると、第１ＵＳＢバス２８−１を介して診断が開始され、インタフェース診断が正常に終了すると、バス切替ポート２２によって第１ＵＳＢバス２８から第２ＵＳＢバス２８−２に切り替えられ、本体側ボード３０側のＵＳＢホスト３１と通信することができる。 - 特許庁

The semiconductor memory includes: a first circuit area for performing an operation corresponding to a general operation command; and a second circuit area for providing the general operation command provided from the outside to the first circuit area by the result of discriminating the propriety of its own selection by using the unique identification information and target identification information.例文帳に追加

本発明は、一般動作命令に該当する動作を行う第１の回路領域；及び、固有識別情報及び目標識別情報を用いて、自身の選択の可否を判別した結果により、外部から提供される前記一般動作命令を前記第１の回路領域に提供する第２の回路領域を備えることを特徴とする。 - 特許庁

The memory part includes: a laminate structure ML having a plurality of electrode films WL and a plurality of insulating films 14 laminated alternately on a principal surface 11a of the semiconductor substrate in a vertical first direction; semiconductor pillars SP penetrating the laminate structure in the first direction; and storage parts 43 provided according to intersection parts of the electrode films and semiconductor pillars.例文帳に追加

メモリ部は、半導体基板の主面１１ａに垂直な第１方向に交互に積層された複数の電極膜ＷＬと複数の絶縁膜１４とを有する積層構造体ＭＬと、積層構造体を第１方向に貫通する半導体ピラーＳＰと、電極膜と半導体ピラーとの交差部に対応して設けられた記憶部４３と、を有す。 - 特許庁

When the first lens 1 moves out of the moving range from the scheduled wide-angle end to the telephoto end, a system controller 11 drives and controls the driver 12 and 13 by determining the in-focus position of the second lens 2 to the position of the first lens 1 by lens position arithmetic processing based on the information for moving and controlling stored in the memory 14.例文帳に追加

システムコントローラ１１は、第１のレンズ１が、予定されたワイド端からテレ端までの移動範囲外に移動したときに、記憶手段１４に記憶されている移動制御用情報に基づいて第１のレンズ１の位置に対する第２のレンズ２の合焦位置をレンズ位置演算処理により決定して駆動手段１２、１３を駆動制御する。 - 特許庁

The magnetic memory device includes an active area 11 formed in a first direction; an MTJ element 12, formed on the active area 11 and storing data by a change in the resistance value; and a gate electrode (word line WL) of cell transistors T1 and T2, formed on the active area 11 on both sides of the MTJ element 12 in a second direction orthogonal to the first direction.例文帳に追加

第１方向に形成されたアクティブエリア１１と、アクティブエリア１１上に形成され、抵抗値の変化によってデータを記憶するＭＴＪ素子１２と、ＭＴＪ素子１２の両側のアクティブエリア１１上に、第１方向と直交する第２方向に形成されたセルトランジスタＴ１，Ｔ２のゲート電極（ワード線ＷＬ）とを備える。 - 特許庁

A control unit 7 writes data with a write voltage by adding the step-up voltage to the write voltage until the number of writing times reaches the first number of writing times is when data are written to all the memory cells connected to the selected word lines, and controls, when the first number of writing times is exceeded, whether to add the step-up voltage every time the data is written.例文帳に追加

制御部７は、選択されたワード線に接続された全メモリセルにデータを書き込むとき、書き込み回数が第１の書き込み回数に達するまで、書き込み電圧にステップアップ電圧を付加した書き込み電圧により書き込み動作を行い、第１の書き込み回数を超えた場合、書き込み動作毎に、ステップアップ電圧の付加の有無を制御する。 - 特許庁

A plurality of mounted identifiers are read from the first memory, the one mounted identifier is selected out of the plurality of mounted identifiers, and information of a vendor and a model related to the device is tried to be acquired by accessing the device, using the first access function related to the selected communication protocol and the selected one mounted identifier.例文帳に追加

第１のメモリから複数の実装識別子を読み出し、前記複数の実装識別子から一実装識別子を選択し、前記選択された通信プロトコルと前記選択された一実装識別子に関連した前記第１のアクセス関数とを用いて前記装置にアクセスして前記装置と関連するベンダーとモデルの情報を取得するように試みる。 - 特許庁

When a memory cell is constituted of a first transistor (101) conducted in accordance with a voltage level of a word line (WL) and a second transistor (102) which holds information-voltage transmitted from a data line through the first transistor while which can output information based on the information voltage, the second transistor is made a source follower.例文帳に追加

ワード線（ＷＬ）の電圧レベルに応じて導通される第１トランジスタ（１０１）と、この第１トランジスタを介してデータ線から伝達された情報電圧を保持するとともにその情報電圧に基づく情報出力を可能とする第２トランジスタ（１０２）とを含んでメモリセルが構成されるとき、上記第２トランジスタをソースフォロワとする。 - 特許庁

In formation of the opening in the first conductive film, a remaining part after the opening in the first conductive film is formed is connected to the second conductive film formed to be electrically connected to an active region on the active region in a semiconductor substrate positioned in a region outside the memory cell array forming region.例文帳に追加

第１の導電膜における開口部の形成は、第１の導電膜における開口部形成後の残存部分が、メモリセルアレイ形成領域の外部領域に位置する半導体基板中の活性領域上にて、活性領域と電気的に接続されるように形成された第２の導電膜と接続されるように行なわれる。 - 特許庁

The radiation image information recorded on a radiation conversion panel 70 by a first image pickup apparatus 22 is temporarily stored in an image memory 113 of a reading device 26 through an in-hospital network 28, then displayed as a preview image on a display part 115 of the reading device 26, and then transmitted to a first console 18 with low load.例文帳に追加

第１撮影装置２２により放射線変換パネル７０に記録された放射線画像情報は、院内ネットワーク２８を介して読取装置２６の画像メモリ１１３に一旦記憶された後、読取装置２６の表示部１１５にプレビュー画像として表示された後、負担の少ない状態にある第１コンソール１８に送信される。 - 特許庁

To provide a FIFO (First In FIrst Out) memory control circuit for carrying out data transfer adequately between image processing systems with different source clocks, by preventing a change in specification of read-out and write-in clock frequencies, data erasure caused by overwrite in a wide range of clock frequencies or two time read-out, and making circuit appropriation possible easily.例文帳に追加

読み出しクロックと書き込みクロックの周波数の仕様変更、もしくは広いクロック周波数の範囲でデータの上書きによるデータの消失や同一データの２度読みを防止し、容易な回路流用を可能とし、ソースクロックの異なる画像処理システム間のデータ転送を良好に行なうＦＩＦＯメモリ制御回路を提供する。 - 特許庁

A storage discrimination mark natural to each individual game machine 10, a storage encoded discrimination mark obtained by encoding the storage discrimination mark with a second code key principally selected from a second code key table 35b, and a storing first code key principally selected from a first code key table 35a are stored in the storage memory means 30 of the game machine 10.例文帳に追加

個々の遊技機10に固有の格納用識別記号と、この格納用識別記号を、第二暗号鍵テーブル35bから一義的に選択された第二暗号鍵で暗号化した格納用暗号化識別記号と、第一暗号鍵テーブル35aから一義的に選択された格納用第一暗号鍵とが、遊技機10の格納用記憶手段30に格納される。 - 特許庁

An organic molecular memory according to one embodiment comprises: a first conductive layer; a second conductive layer; and an organic molecule layer provided between the first conductive layer and the second conductive layer, and including a resistance change type molecular chain or a charge storage type molecular chain, the resistance change type molecular chain or the charge storage type molecular chain including an electron attractive group.例文帳に追加

実施の形態の有機分子メモリは、有機分子メモリは第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、抵抗変化型分子鎖または電荷蓄積型分子鎖を含み、抵抗変化型分子鎖または電荷蓄積型分子鎖が電子吸引基を備える有機分子層とを備えている。 - 特許庁

Signal lines (address buses) 24, 26 for applying a chip selection signal to the terminals of the first and second ROMs 31, 33 from the main board 201 are provided so as to be made accessible to not only the second ROM 33 but also the first ROM 31 using a bus line 22 for connecting a memory control part 25 and the second ROM 33.例文帳に追加

メモリ制御部２５と第２のＲＯＭ３３とを接続するバスライン２２を使用して、第２のＲＯＭ３３だけでなく第１のＲＯＭ３１へもアクセスが可能なように、メインボード２０１側から第１のＲＯＭ３１、第２のＲＯＭ３３の端子に対し夫々チップセレクト信号を印加するための信号線（アドレスバス）２４、２６が備えられている。 - 特許庁

This page buffer operation method of the nonvolatile memory device activates only a first latch section included in each of a plurality of page buffers and inactivates a second latch section in the case of a copy back program operation, and activates the first latch section or the second latch section in the case of program operation, read operation, and verification operation.例文帳に追加

本発明の不揮発性メモリ装置のページバッファ動作方法は、コピーバックプログラム動作の際には複数のページバッファそれぞれに含まれた第１ラッチ部のみを活性化させ、第２ラッチ部を非活性化させ、プログラム、読み出しおよび検証動作の際には前記第１ラッチ部または前記第２ラッチ部を活性化させることを特徴とする。 - 特許庁

The image processor is configured to have a first storage area provided in a nonvolatile memory device, a second storage area provided in a hard disk device, and an access control means for controlling read/write of the user information from/to the first storage area and the second storage area to so as to prevent the user information from being put together in the hard disk device.例文帳に追加

不揮発性メモリ装置内に設けられた第一の記憶領域と、ハードディスク装置内に設けられた第二の記憶領域と、第一の記憶領域及び第二の記憶領域に対するユーザ情報の読み書きを制御するアクセス制御手段とを有する構成により、ハードディスク装置にユーザ情報を集約させないようにする。 - 特許庁

A memory device, which can be detachably attached to a generic interface included in a terminal device, has a first storage region in which only readout is possible, a second storage region which readout and written-in can be possible, and an information leakage-preventing program which specifies an informational destination about the information held in the second storage region to the first storage region.例文帳に追加

端末装置が備える汎用インターフェースに対して着脱可能な記憶装置は、読み出しのみ可能な第１の記憶領域と、読み出しおよび書き込みとも可能な第２の記憶領域と、前記第１の記憶領域に、前記第２の記憶領域で保持する情報について、情報の送付先を特定する情報漏洩防止プログラムを備える。 - 特許庁

A storage system comprises a first processing part (main CPU) comprising as execution objects a first input/output control part and a configuration management part, a second processing part (sub CPU) comprising as execution objects a second input/output control part and a high priority control part having higher execution priority, and a shared memory having the configuration table storing configuration information.例文帳に追加

ストレージシステムは、第１入出力制御部と構成管理部と実行対象として備えた第１処理部（メインＣＰＵ）と、第２入出力制御部とこれより実行優先度の高い高優先度制御部とを実行対象として備えた第２処理部（サブＣＰＵ）と、構成情報を格納した構成テーブルを配置した共用メモリとを備える。 - 特許庁

To provide a storage element of a magnetic random access memory (MRAM) with a thermally assisted switching writing procedure comprising: a magnetic tunnel junction formed from a magnetic storage layer, a reference layer, and an insulating layer inserted between the reference layer and the storage layer; and a first strap portion laterally connecting one end of the magnetic tunnel junction to a first selection transistor.例文帳に追加

磁気記憶層、基準層及び基準層と記憶層の間に挿入された絶縁層から成る磁気トンネル接合部と、磁気トンネル接合部の一方の端を第一の選択用トランジスタと横方向に接続する第一のストラップ部分とを有する、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子である。 - 特許庁

The power supplied through a first terminal 101 and a second terminal 102 is accumulated by an accumulating means 111, and a reading means 113 reads the key data stored in a memory means 112 by use of the power accumulated in the accumulating means 111 and outputs it through the first terminal 101 and the second terminal 102.例文帳に追加

第１の端子１０１および第２の端子１０２を介して供給される電力を蓄積手段１１１によって蓄積し、この蓄積手段１１１に蓄積された電力を用いて、読み出し手段１１３が記憶手段１１２に格納された鍵データを読み出して、上述した第１の端子１０１および第２の端子１０２を介して出力する。 - 特許庁

The non-volatile memory device containing a resistance-varying material comprises a lower electrode, a first oxide layer formed of an oxide having a variable oxidation state on the lower electrode, a second oxide layer formed on the first oxide layer, and an upper electrode formed on the second oxide layer.例文帳に追加

可変抵抗物質を含む不揮発性メモリ素子において、下部電極と、下部電極上に酸化状態の変化可能な酸化物から形成された形成された第１酸化層と、第１酸化層上に形成された第２酸化層と、第２酸化層上に形成された上部電極と、を備える二つの酸化層を利用した不揮発性メモリ素子である。 - 特許庁

Twist amounts of an input device when the player performs the shooting operation for the first to fourth shot are stored in an outside memory, and the twist amount of the input device obtained when the shooting operation is performed for the fifth shot and thereafter is corrected by using the twist amounts for the first to fourth shots when the player performs the shooting operation for the fifth shot and thereafter.例文帳に追加

プレイヤが１投目〜４投目の各シュート操作を行った際の入力装置のひねり量を外部メインメモリに記憶しておき、プレイヤが５投目以降のシュート操作を行う際には、これらの１投目〜４投目のひねり量を利用して、当該５投目以降のシュート操作の際の入力装置のひねり量を補正する。 - 特許庁

A control gate line CGL is connected to a plurality of memory cells MC arrayed in a y direction side by side in common and arrayed extending in the y direction, and the control gate line CGL has a first width D2 on the element region 10 and a second width D1 wider than the first width D2 on the element isolation region 20.例文帳に追加

ｙ方向に並んで配列された複数のメモリセルＭＣに共通に接続されｙ方向に延びるように制御ゲート線ＣＧＬが配列され、制御ゲート線ＣＧＬは素子領域１０上では第１の幅Ｄ２を有する一方素子分離領域２０上では第１の幅Ｄ２より広い第２の幅Ｄ１を有する。 - 特許庁

The nonvolatile memory 100 comprises a gate insulation layer 22 provided on the channel region of a semiconductor layer 10, a gate conductive layer 14 provided on the gate insulation layer 22, first conductivity type first and second impurity regions 24 and 34 provided on the semiconductor layer 10 to sandwich the gate conductive layer 14, and a bit conductive layer 80.例文帳に追加

不揮発性記憶装置１００は、半導体層１０のチャネル領域上に設けられ、ゲート絶縁層２２と、ゲート絶縁層２２上に設けられたゲート導電層１４と、ゲート導電層１４を挟むように半導体層１０に設けられた第１導電型の第１および第２不純物領域２４，３４と、ビット導電層８０とを含む。 - 特許庁

The ternary content addressable memory cell 1 is provided with a first magnetic tunnel junction 2 being formed from a storage layer 23, a sense layer 21 having a magnetization direction adjustable relative to the magnetization of the storage layer, an insulating layer 22 between the storage layer and the sense layer, a sense line 3 coupled with the storage layer, a first field line 4 and second field line 5.例文帳に追加

三値連想メモリセル１は、ストレージ層２３から形成されている第１磁気トンネル接合２、ストレージ層の磁化に対して調整可能な磁化方向を有するセンス層２１、及び、ストレージ層とセンス層との間の絶縁層２２を有し、ストレージ層に接続されているセンス線３を有し、第１フィールド線４及び第２フィールド線５を有する。 - 特許庁

The resistive memory device includes a first conductive line 11 on a substrate, the vertical selection diode 12 comprising a nanowire or a nanotube and being arranged over the first conductive line 11, a resistive element 13 including a resistive layer 13B arranged over the vertical selection diode 12; and a second conductive line 14 arranged over the resistive element 13.例文帳に追加

本発明の抵抗性メモリ素子は、基板上の第１導電配線１１と、該第１導電配線１１上に位置し、ナノワイヤまたはナノチューブからなる垂直選択ダイオード１２と、該垂直選択ダイオード１２上に位置し、抵抗層１３Ｂを備える抵抗要素１３と、該抵抗要素１３上の第２導電配線１４とを備える。 - 特許庁

An RRAM memory cell includes a first oxidation resistance layer 20, a first heat resistance metal layer 22, a CMR layer 24, a second heat-resistant metal layer 26, and a second oxidation resistance layer 28; and is formed on a silicon substrate having a metal plug 16 which is connected operably in the silicon substrate, and which is formed on the silicon substrate.例文帳に追加

本発明のＲＲＡＭメモリセルは、第１の酸化耐性層２０と、第１の耐熱性金属層２２と、ＣＭＲ層２４と、第２の耐熱性金属層２６と、第２の酸化耐性層２８とを備える、シリコン基板中に動作可能な接合および該シリコン基板上に形成される金属プラグ１６を有する該シリコン基板上に形成される。 - 特許庁

The ferroelectric capacitor used for the semiconductor device such as a memory comprises a first electrode 15 in which a section vertical to a substrate is formed in a projected or recessed shape; a capacity insulating film 17 that is formed on the first electrode 15 and made of a ferroelectric; and a second electrode 19 provided on the capacity insulating film 17.例文帳に追加

メモリなどの半導体装置に用いられる強誘電体キャパシタは、基板に対して鉛直な断面が凹状または凸状に形成された第１の電極１５と、第１の電極１５上に設けられ、強誘電体からなる容量絶縁膜１７と、容量絶縁膜１７上に設けられた第２の電極１９とを有している。 - 特許庁

To provide a magnetoresistive random access memory (MRAM) cell based on a thermally assisted switching writing procedure, comprising a magnetic tunnel junction having at least a first magnetic layer, a second magnetic layer, an insulating layer disposed between the first and second magnetic layers, further comprising a select transistor and a current line electrically connected to the junction.例文帳に追加

少なくとも第一の磁気レイヤ、第二の磁気レイヤ及び第一の磁気レイヤと第二の磁気レイヤの間に配置された絶縁レイヤを有する磁気トンネル接合部を備え、更に、選択トランジスタと、接合部と電気的に接続された電流ラインとを備えた熱アシストスイッチング式書き込み手順にもとづく磁気ランダムアクセスメモリ（ＭＲＡＭ）セルを提供する。 - 特許庁

When an input voltage decision circuit 24 decides that an input voltage exceeds a prescribed voltage, a control circuit 25 of a positive polarity power source selection circuit 22 turns on a first switch SW1 and turns off a second and third switches SW2 and SW3 to supply the input voltage through the first switch SW1 to the memory cell array 21.例文帳に追加

正極性電源選択回路２２の制御回路２５は、入力電圧判定回路２４が入力電圧が所定電圧を越えたと判定すると、第１のスイッチＳＷ１をオンして第２,第３のスイッチＳＷ２,ＳＷ３をオフすることにより、上記入力電圧を第１のスイッチＳＷ１を介してメモリセルアレイ２１に供給する。 - 特許庁

The phase transformation memory element comprises a transistor formed on a substrate, a first electrode (120) connected electrically with the transistor on the substrate (110), a phase transformation substance film (130) formed on the first electrode (120) in the direction perpendicular thereto, and a second electrode (140) formed on the phase transformation substance film (130).例文帳に追加

基板に形成されるトランジスタと、基板（１１０）上でトランジスタと電気的に連結された第１電極（１２０）と、第１電極（１２０）上に前記第１電極に対して垂直な方向に形成される相変化物質膜（１３０）と、相変化物質膜（１３０）上に形成された第２電極（１４０）と、を備えることを特徴とする。 - 特許庁

Related to a TC parallel unit series connection type ferroelectric memory, a first contact 15 between one side source/drain diffusion layers 5 and 6 and a lower part electrode 9, and a second contact 17 between an upper part electrode 11 and the other side of source/drain diffusion layers 5 and 6, are formed from a first oxidation resistant conductive film 13 and a second oxidation resistant conductive film 16, respectively.例文帳に追加

ＴＣ並列ユニット直列接続型強誘電体メモリにおいてソース・ドレイン拡散層５、６の一方側と下部電極９との第１コンタクト部１５と上部電極１１とソース・ドレイン拡散層５、６の他方側との第２コンタクト部１７をそれぞれ第１耐酸化性導電膜１３、第２耐酸化性導電膜１６で形成する。 - 特許庁

The setting height of the first terminal from the surface of the printed substrate 3 is set to be lower than the setting height of the second terminal, so that when an object charged with static electricity, such as a human body, contacts the removable memory card, the electrostatically-charged object contacts the second terminal before contacting the first terminal and can cause static electricity to flow to the second terminal side.例文帳に追加

プリント基板３の表面からの第一の端子の設置高さを第二の端子の設置高さよりも低くすることにより、人体などの静電気帯電体がリムーバブルメモリカードと接触する場合、静電気帯電体は、第一の端子よりも先に第二の端子に接触し、静電気を第二の端子側に流すことができる。 - 特許庁

In the image display device for the pachinko game machine having a first display period 11 to display stationary data and a second display period 12 to continuously display different images while replacing image data, the image data to be displayed in the second period are transferred to a memory for display beforehand in the first display period 11.例文帳に追加

常駐データを表示する第１の表示期間１１と、画像データを差し替えながら異なる画像を連続的に表示する第２の表示期間１２とを有するパチンコ機の画像表示装置において、第１の表示期間１１に、第２の表示期間に表示する画像データを予め表示用のメモリに転送するように構成したことを特徴とする。 - 特許庁

The printer is arranged such that when start of processing a second type job data is designated during processing of first type job data, data receiving rate of an NW-I/F circuit 21a for receiving the first type job data is altered to a lower rate and then the second type job data is processed by utilizing the free area of a memory at that moment in time.例文帳に追加

印刷装置を、第１ジョブデータの処理中に第２種ジョブデータの処理の開始が指示された場合、第１種ジョブデータを受信するためのＮＷ−Ｉ／Ｆ回路２１ａのデータ受信速度がより低い速度に変更された後、メモリのその時点における空き領域を利用して当該第２種ジョブデータの処理が行われるように、構成しておく。 - 特許庁

Regarding display at a time tn, a length hr of a vertical right end side, a length hl of a left side and a horizontal length L of a first letter at a position Tn on a circumference are calculated and bitmap data to which the first letter is deformed are stored in a memory corresponding to a position Tn and displayed at the position Tn on the circumference (S39 in a figure).例文帳に追加

時刻ｔｎにおける表示は、円周上の位置Ｔｎにおける、１番目の文字の縦の右端の辺の長さｈｒ、左端の辺の長さｈｌ及び文字の横の長さＬを計算し、１番目の文字の変形させたビットマップデータを、位置Ｔｎに対応するメモリに格納し、円周上の位置Ｔｎに表示させる（図４，Ｓ３９）。 - 特許庁

First electrode plate of a memory cell is disposed on the circumferential edge at the lower surface part of an insular semiconductor structure in a substrate, a second electrode plate is disposed in the surface at the lower surface part of the insular semiconductor structure and in the surface of the substrate on the outside of the insular semiconductor structure, and a capacitor dielectric layer 112 is interposed between the second electrode plate and the first electrode plate.例文帳に追加

メモリセルの第一電極板は基板の島状半導体構造下面部分の周縁に設置され、第二電極板は島状半導体構造下面部分の表面内と島状半導体構造外側の基板表面内とに設置され、キャパシタ誘電層１１２は第二電極板と第一電極板との間に設置されている。 - 特許庁

Since a shape-memory alloy SMA is arranged non-parallel with respect to the moving direction of a body D to be driven and to a plane that contains a swinging axial line of a first contact point C1 and a pivot P, a size of the body D to be driven in the moving direction can be kept small, for example, for a first comparison example.例文帳に追加

形状記憶合金ＳＭＡが、被駆動体Ｄの移動方向に対して非平行であり、且つ第１の当接点Ｃ１と支軸Ｐの揺動軸線とを含む平面に対して非平行であるように配置されているので、例えば比較例１に対しては、被駆動体Ｄの移動方向における寸法を小さく抑えることができる。 - 特許庁

The semiconductor memory device is provided with a lamination film comprised of a first ferroelectric film (3) and a second ferroelectric film (6), means (2 and 7) to generate an electric field crossing the lamination film in vertical direction, and means (4 and 5) to apply current in a boundary between the first and second ferroelectric films (3 and 6) to detect the current.例文帳に追加

半導体記憶装置は、第１の強誘電体膜（３）及び第２の強誘電体膜（６）よりなる積層膜と、積層膜を垂直方向に横切る電場を発生させる手段（２、７）と、第１の強誘電体膜（３）と第２の強誘電体膜（６）との界面に電流を流し且つ前記電流を検出する手段（４、５）とを備えている。 - 特許庁