| 例文 |
first memoryの部分一致の例文一覧と使い方
該当件数 : 5590件
Each of the plurality of the processor elements 101 sequentially changes part or all of their own functions on the basis of the head position address stored in the memory control section 201 and on the basis of either of the first and second setting information items sequentially read from the memory device 102 performs operations of prescribed sequence circuits.例文帳に追加
複数のプロセッサエレメント101の各々が、メモリ制御部201に記憶されている前記先頭位置アドレスに基づいてメモリ装置102から順次に読み出す前記第1及び第2の設定情報のいずれかに基づいてプロセッサエレメント101の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う。 - 特許庁
The storage device and the semiconductor device are such that has a memory device with a layer 105 containing the organic compound between a pair of electrodes configuring a first electrode layer 103 and a second electrode layer 106, a device layer having the memory device, and a sealant 111 formed on the device layer, and the layer 111 contains a moisture absorption material 108.例文帳に追加
第1の電極層及103び第2の電極層106からなる一対の電極間に有機化合物を含む層105を有する記憶素子と、当該記憶素子を有する素子層と、素子層上に形成される封止層111を有し、封止層111には吸湿材108が含まれている記憶装置及び半導体装置である。 - 特許庁
A first memory cell block 10a connected to one side of an input terminal of a sense amplifier SA0 through a main bit line MBL0 is composed of four memory cells Ma0-Ma3 which are connected in series to each other and connected respectively to word lines TWL0-TWL3, and a dummy cell DMa0 connected to a dummy word line TDWL0.例文帳に追加
センスアンプSA0の一方の入力端子と主ビット線MBL0を介して接続される第1のメモリセルブロック10aは、それぞれが直列に接続され且つワード線TWL0〜TWL3とそれぞれ接続される4つのメモリセルMa0〜Ma3と、ダミーワード線TDWL0と接続されるダミーセルDMa0とから構成される。 - 特許庁
When compression data subsequent to a desired sector are specified as compression data to be recorded on the recording memory 80, a sector including the head position of a block is detected first from among the compression data subsequent to the specified sector on the basis of a head position of the specified sector, and then the compression data subsequent to the detected sector are recorded on the recording memory 80.例文帳に追加
記録メモリ80に記録する記録対象の圧縮データとして、所望のセクタ以降の圧縮データが指定されると、指定されたセクタ以降の圧縮データの中から、指定されたセクタの先頭位置を基準として、最初にブロックの先頭位置を含むセクタを検出し、検出されたセクタ以降の圧縮データを記録メモリ80に記録する。 - 特許庁
In an address conversion section 16, when writing addresses Xadr and Yadr generated by a memory control section 13 are the addresses in a first area 101, write addresses of frame memories 11 and 12 are converted to addresses corresponding to a second area 102.例文帳に追加
アドレス変換部16は、メモリ制御部13が生成する書き込みアドレスXadr、Yadrが第一領域101のアドレスのとき、フレームメモリ11、12の書き込みアドレスを、第二領域102に対応するアドレスに変換する。 - 特許庁
A frame rate converter 3, after storing an image of one frame of an input video signal (60 Hz) in a frame memory unit 2, reads a first field and a second field of an image signal each twice repeatedly at a double frame rate (120 Hz).例文帳に追加
フレームレート変換部3は、入力映像信号(60Hz)の1フレーム分の画像をフレームメモリ部2へ記憶した後、2倍のフレームレート(120Hz)で画像信号を第1フィールドと第2フィールドとの2回繰り返し読み出す。 - 特許庁
An unevenness signal S2 indicating an unevenness occurring in the non-aperture part of the first and second selfoc lens arrays 15 and 16 of an unevenness signal calculating means 32 indicating the positions in the non-apertures of the selfoc lens arrays 15 and 16 is calculated and is stored into a second memory 33.例文帳に追加
第1および第2のセルフォックレンズアレイ15,16の非開口部の位置に基づいて、ムラ信号算出手段32において、セルフォックレンズアレイ15,16の非開口部に起因するムラを表すムラ信号S2を算出し、第2のメモリ33に記憶する。 - 特許庁
The changeover section 55 of the control section 51 supplies phase modulation data 31 stored in a phase modulation data memory 53 to a first voltage generating section 57 or a second voltage generating section 59 to generate a voltage required for phase modulation.例文帳に追加
制御部51の切替部55は、位相変調データメモリ53に記憶された位相変調データ31を第1の電圧発生部57又は第2の電圧発生部59に供給して位相変調に必要な電圧を発生させる。 - 特許庁
The systems and methods employ a use register (72) configured to be carried by the medical instrument (40) which comprises memory fields (74, 76) for recording a start date and time at an instance of first operation of the medical instrument.例文帳に追加
このシステムおよび方法は、医療機器(40)によって保持される使用レジスタ(72)を使用し、この医療機器(40)は、医療機器の最初の作動の場合における開始日時を記録するためのメモリフィールド(74,76)を備える。 - 特許庁
A sub machine 1 is provided with a RAM 241 and an NVM 244 inside a storage part 24 as a memory area for communication log recording, and the RAM 241 is divided into second areas of a first RAM area 242 and a second RAM area 243.例文帳に追加
サブ機2は、通信ログ記録用のメモリ領域として、記憶部24内にRAM241とNVM244とを有しており、また、RAM241は、第1RAMエリア242と第2RAMエリア243の2つのエリアに分かれている。 - 特許庁
The image processing apparatus applies frequency conversion and quantization to an acquired moving picture, and a variable length encoder 14 adds additional information to encoded data being intra-encoded in a first encoding system and stores the data into a memory 16.例文帳に追加
画像処理装置では、取得した動画像を周波数変換及び量子化し、可変長符号化器14により第1の符号化形式でイントラ符号化した符号化データに付加情報を付加してメモリ16に記憶する。 - 特許庁
An image file storage system is equipped with a control part which automatically records image files corresponding to files generated by a digital copying machine 130 or a facsimile machine 150 or the like as peripheral devices, and further equipped with a first memory device and a remote storage device.例文帳に追加
周辺装置であるデジタル複写機130やファクシミリ装置150等によって生成されたファイルに応じた画像ファイルを自動的に記録する制御部を備え、第1のメモリ装置と遠隔格納装置とを具備する。 - 特許庁
A second voltage lower than the first voltage is applied to the source of the selected cell and the sources of memory cells that share a bit line with the selected cell, and electrons are injected into the charge storage region of the selected cell to program.例文帳に追加
前記選択セルのソース及び前記選択セルとビットラインを共有するメモリセルのソースに前記第1電圧よりも低い第2電圧を印加して、前記選択セルの前記電荷貯蔵領域に電子を注入させてプログラムする。 - 特許庁
Since the second memories have physical layout different from that of the first memories in addition, the physical layout for obtaining a required memory capacity can easily be designed outside of the core block 8a which is the inside of a single chip microcomputer 9c.例文帳に追加
しかも、第2のメモリは第1のメモリとは物理配置が異なるので、シングルチップマイクロコンピュータ9cの内部であってコアブロック8aの外部において、必要なメモリ容量を得るための物理配置を容易に設計することができる。 - 特許庁
Then, the nonvolatile semiconductor memory device includes a diffusion layer (3) that is formed in the semiconductor substrate (2) at a position corresponding to a lateral side of the second insulating layer (14), and a silicide layer (11) that is formed to cover the diffusion layer (3) and first gate (6).例文帳に追加
そして、第2絶縁層(14)の側方に対応する位置の半導体基板(2)内に形成された拡散層(3)と、その拡散層(3)及び第1ゲート(6)を覆うように形成されたシリサイド(11)とを備えている。 - 特許庁
A data storage device is provided with a resident software system in a memory space configured so as to encode data read from a first number of logical units into a single channel in order to store the data in a second number of logical units.例文帳に追加
データを第2数の論理装置に記憶するために第1数の論理装置から読み出したデータを単一のチャネルにコード化するよう構成されるメモリ空間に常駐するソフトウェア・システムがデータ記憶装置に提供される。 - 特許庁
The information terminal 1 is provided with a first information-rewritable nonvolatile memory 3 and receives a power supply for driving components 3-9 in the information terminal from an external power source via power wiring 10.例文帳に追加
情報端末1は、情報の書換えが可能な第1不揮発メモリ3を備え、情報端末内部の構成部品3〜9を駆動するための電力の供給を、外部電源から電力配線10を介して受けている。 - 特許庁
When data is written successively in the nonvolatile memory cells MC1-MC5, a bit line selecting circuit 18 supplies successively a write potential VCCW outputted from a first prescribed potential generating circuit 110 to bit lines BL1-BL6.例文帳に追加
不揮発性メモリセルMC1〜MC5へ順次データを書込むとき、ビット線選択回路18は第1の所定電位発生回路110から出力される書込電位VCCWをビット線BL1〜BL6に順次供給する。 - 特許庁
Where a first control unit 10 operates as an active system, and a second control unit 20 operates as a standby system, a controller 14 outputs the data to be transferred to the second control unit 20 to the buffer memory 16 of an FIFO system.例文帳に追加
第一の制御ユニット10がアクティブ系、第二の制御ユニット20がスタンバイ系として動作する場合、コントローラ14は、第二の制御ユニット20へ転送すべきデータをFIFO方式のバッファメモリ16に出力する。 - 特許庁
One of the first connection member 4 and the second connection member 5 is made of shape memory alloy which contracts to a shape memorized under a high temperature condition of a predetermined temperature or higher and another connection member is a bias member.例文帳に追加
第1接続部材4及び第2接続部材5のうち、一方の接続部材を所定温度以上の高温状態で記憶した形状に収縮する形状記憶合金とし、他方の接続部材をバイアス用部材とする。 - 特許庁
Operations of first and second memory control circuits 23 and 24 are controlled in response to the indication from the branch instruction decoder 27, and the operation of an operation circuit 21 is controlled in response to the indication from the operation instruction decoder 28.例文帳に追加
分岐命令デコーダ27からの指示に応答して第1メモリ制御回路23及び第2メモリ制御回路24の動作が制御され、演算命令デコーダ28からの指示に応答して演算回路21の動作が制御される。 - 特許庁
A microcomputer 10 administrates the single material stored in the image memory 6 input from the VTR 30 as two materials forming a pair before and after a dividing position designated by first operating means 22d-22f.例文帳に追加
マイクロコンピュータ10は、VTR30から入力されて画像メモリ6に記憶された単一の素材を、第1の操作手段22d〜22fによって指定された分割位置の前後の、対になる2つの素材としてファイルシステムで管理する。 - 特許庁
To provide a Pachinko game machine having ball sorting means to sort balls into the first start game area and the second start area, which can prevent waste ball from being generated, even when a start memory number of either area has become full.例文帳に追加
遊技球を第一始動領域と第二始動領域とに振り分ける球振分け手段を有するものにあって、一方の始動記憶数が満杯になった場合にも、ムダ球を生じることを防ぎ得るパチンコ遊技機を提案する。 - 特許庁
When a power source of a television device 100 is turned on for the first time, a control part 150 reads an HDD serial number registered in an HDD 140, and it registers the serial number in a flash memory 160 in the television device 100.例文帳に追加
制御部150は、テレビジョン装置100の電源が初めて投入された場合、HDD140内に登録されているHDDシリアル番号を読出し、それを、テレビジョン装置100内のフラッシュメモリ160に登録する。 - 特許庁
When the same data are continuously inputted, a writing control part 11 stores the first data of the data in a memory as writing data DAI and outputs a count-up signal CU each time the same data are inputted.例文帳に追加
書込制御部11は、同一データが連続して入力されるとき、当該データの最初のデータをメモリ12に書込データDAIとして格納するとともに、同一データが入力される毎にカウントアップ信号CUを出力する。 - 特許庁
Specifically, in the thin semiconductor film, the first region is used to make a TFT (thin film transistor) for a circuit that needs a high-speed operation and the second region is used to make a memory element for an identifying ROM.例文帳に追加
具体的には、薄膜の半導体膜のうち、第1の領域を用いて、高速動作が要求される回路のTFT(薄膜トランジスタ)を形成し、第2の領域を用いて、識別用のROMに用いられるメモリ素子を形成する。 - 特許庁
A controller includes a memory for storing information regarding at least one rotation of a conveyance roller by correlating the information a first acquisition unit (rotary encoder) acquires and the information a second acquisition unit (direct sensor) acquires as correction data.例文帳に追加
制御部は、搬送ローラの少なくとも1回転分について、第1取得部(ロータリエンコーダ)で取得した情報と第2取得部(ダイレクトセンサ)で取得した情報とを対応付けて補正データとして記憶するメモリを備える。 - 特許庁
A test section T1 is supplied with the data and report signals and outputs a first judgment signal when it is judged that a memory section is faulty by inspecting the data signal, based on a prestored program.例文帳に追加
テスト部T1は、データ信号および報知信号を供給され、予め格納されたプログラムに基づいてデータ信号を検査することによりメモリ部が不良であると判断した場合にその旨の第1判定信号を出力する。 - 特許庁
A conductive plate BG is provided between each end of the first and second memory cell units and a surface of a semiconductor substrate, includes inside the pipe layers of at least two blocks, and controls conduction or non-conduction of the inside pipe layers.例文帳に追加
導電性のプレートBGは、第1、第2メモリセルユニットの各一端と半導体基板の表面との間に設けられ、少なくとも2つのブロックのパイプ層を内部に含み、内部のパイプ層の導通および非導通を制御する。 - 特許庁
The exciting current given by the lifting magnet is detected by an exciting current detecting means 29, and only when the first exciting current Ic is detected, the address in a memory M2 for a place for coils can be updated.例文帳に追加
リフティングマグネットに与えられる励磁電流は、励磁電流検出手段29によって検出され、第1励磁電流Icが検出されたときにのみ、コイル置き場用メモリM2におけるアドレスの更新を可能にする。 - 特許庁
The first light intensity data at the time when the transmission axis azimuth of the polarizer 15 is _γ1 and the second light intensity data at the time when the transmission axis azimuth is γ_2 (γ_2 is an azimuth different from _γ1) are stored in a light intensity data memory part 50.例文帳に追加
光強度データ記憶部50には、偏光子15の透過軸方位がγ1であるときの第1光強度データと、透過軸方位がγ2(γ2はγ1と異なる方位)であるときの第2光強度データとが記憶されている。 - 特許庁
The combination part 8 reads the tones and rhythms out of the first memory 4 and selects one sound out of n×n kinds formed by the combination of n kinds of tone and n kinds of rhythms based on the output random numbers.例文帳に追加
組み合わせ部は、出力された乱数に基づいて、第1の記憶装置から音色とリズムを読み出し、n種類の音色とn種類のリズムとを組み合わせてなるたn×n種類の音のなかから一つの音を選択する。 - 特許庁
To obtain an HD signal (second information signal) having less transmission distortion without storing myriad numbers of coefficient data Wi in a memory, irrespective of the type of transmission distortion contained in an SD signal (first information signal).例文帳に追加
SD信号(第1の情報信号)に含まれる伝送歪みがどのようなものであっても、莫大な数の係数データWiをメモリに格納しておくことなく、伝送歪みの少ないHD信号(第2の情報信号)を得る。 - 特許庁
A CPU 22 reads traveling positions and auxiliary motion commands of the workpiece and the tool in a 'C'th accumulated counting value from a first position data table T1, and reads corresponding traveling speed characteristic from a traveling speed characteristic memory section 27.例文帳に追加
CPU22は、第1の位置データテーブルT1から「C」番目の累積カウント値における被加工物及び工具の移動位置及び補助動作指令を読み込み、対応する移動速度特性を移動速度特性記憶部27から読み込む。 - 特許庁
Particularly, each of the input/output ports is comprised of a main bus to which a bus arbiter is connected, a sub-bus connected with said main bus via a shared memory, and the main bus of the first processor chip is connected with the sub-bus of the second processor chip.例文帳に追加
特に、前記入出力ポートを、バスアービターを接続したメインバスと、このメインバスと共有メモリを介して接続したサブバスとから構成し、前記第1のプロセッサチップのメインバスと前記第2のプロセッサチップのサブバスとを接続した。 - 特許庁
A data copy means in a memory control part 121 copies the data in the second storage means 112 to the first storage means 111 between the accesses from the processors 101 and 102 in the module 300 to the second storage means 112.例文帳に追加
また、メモリ制御部121内にあるデータコピー手段は、モジュール300内のプロセッサ101,102からの第2の記憶手段112へのアクセスの合間に、第2の記憶手段112内のデータを第1の記憶手段111にコピーする。 - 特許庁
During processing of the first decoding processing by the decoding part, a decoding table creating part stores in a decoding table memory the bit position of encoded data of the (P×n+1)th ((n) is an integer of ≥1) pixel block in the horizontal direction and a DC prediction value.例文帳に追加
復号テーブル作成部は、復号部の第1復号処理ステージの処理中、水平方向P×n+1(nは1以上の整数)個目の画素ブロックの符号化データのビット位置とDC予測値を復号テーブルメモリに格納する。 - 特許庁
When the determination means determines that the attitude of the input device is stable, a first flag control means sets the stability flag of the input device ON and updates the stability flag memorized in the flag memory means.例文帳に追加
第1フラグ制御手段は、入力装置の姿勢が安定していると判定手段が判定した場合、当該入力装置の安定フラグをオンに設定してフラグ記憶手段に記憶されている安定フラグを更新する。 - 特許庁
An illegal parking management server receives the data of a vehicle-specific bar code and the information on scanning time and position, and stores them in a first memory in a state of being related to each other, and further receives the data of the bar code and the information of scanning time and position again.例文帳に追加
駐車違反管理サーバは、車両固有のバーコードのデータ、スキャン時刻及び位置の情報を受け、これらを互いに関連づけて第1メモリに記憶し、再度、バーコードのデータ、スキャン時刻及び位置の情報を受ける。 - 特許庁
In the case that the second receiving filter has recognized echoes reflected by a corroded section (YES in S203), a memory stores waveform data of the echoes reflected by the corroded section, and a switching section sets the receiver so that reception may be performed by a first receiving filter (S204).例文帳に追加
第2受信フィルタで腐食部反射エコーが認められた場合(S203おいてYES)、メモリに腐食部反射エコーの波形データを記憶して、切り替え部により受信器を第1受信フィルタで受信するようセットする(S204)。 - 特許庁
Designation information for designating which of the plurality of instruction codes is included in the instruction signal based on the operations of the first and second operation switches SW1, SW2 is stored in the EEPROM (Electronically Erasable and Programmable Read Only Memory) 13b of the mobile device 10.例文帳に追加
また、第1及び第2の操作スイッチSW1,SW2の操作に基づいて複数の指令コードのうちのいずれを指令信号に含めるかを指定する指定情報を携帯機10のEEPROM13bに記憶させる。 - 特許庁
The solid-state image pickup device 1 is provided with: a plurality of photoelectric conversion parts (21); first, second vertical transfer parts (23a, 23b) connected to different wirings; a plurality of memory parts (63) which control transmission timing of electric charges; and a horizontal transfer part (61).例文帳に追加
固体撮像素子1に、複数の光電変換部(21)と、異なる配線に接続された第1、第2垂直転送部(23a,b)と、電荷の送出タイミングを制御する複数のメモリ部(63)と、水平転送部(61)とを設ける。 - 特許庁
The NAND flash memory includes: a first and third drain-side select MOS transistors, one of which is turned on and the other of which is turned off; and a second and fourth drain-side select MOS transistors, one of which is turned on and the other of which is turned off.例文帳に追加
NAND型フラッシュメモリは、第1または第3のドレイン側選択MOSトランジスタのうち一方をオンし他方をオフし、且つ、第2または第4のドレイン側選択MOSトランジスタのうち一方をオンし他方をオフする。 - 特許庁
A control unit includes a memory storing correction data obtained by associating information acquired by a first acquisition unit (rotary encoder) with information acquired by a second acquisition unit (direct sensor) with respect to, at least one rotation of a conveying roller.例文帳に追加
制御部は、搬送ローラの少なくとも1回転分について、第1取得部(ロータリエンコーダ)で取得した情報と第2取得部(ダイレクトセンサ)で取得した情報とを対応付けて補正データとして記憶するメモリを備える。 - 特許庁
A part or all of first wiring (gate electrode) that overlap with channel formation regions 213, 214 of a transistor disposed in a pixel, a memory, a CMOS circuit or the like is made to overlap with second wiring (source line or drain line) 154, 157.例文帳に追加
画素、メモリ部、又はCMOS回路等に配置されたトランジスタのチャネル形成領域213、214と重なる第1の配線(ゲート電極)の一部または全部と第2の配線(ソース線またはドレイン線)154、157とを重ねる。 - 特許庁
The method further includes the steps of specifying, based on synthesis image data to be synthesized, an address in the memory in which the color data of the first to fourth colors of the block as a synthesis processing target are held, and rewriting each data based on color data in the synthesis image data.例文帳に追加
合成する合成画像データに基づいて、合成処理対象となるブロックの第1〜4色の色データとが保持されているメモリにおけるアドレスを特定し、各データを、合成画像データの色データに基づいて書き換える。 - 特許庁
LL subbands of first and second intermediate images obtained by an inverse quantizer 18 are stored in an intermediate image memory 30, and a scene change decision unit 50 compares the stored data, thereby determining whether or not there is a scene change.例文帳に追加
逆量子化器18で得られる第1と第2中間画像のLLサブバンドを中間画像メモリ30に保存し、シーンチェンジ判定部50がそれら保存されたデータを比較することで、シーンチェンジが存在するか否か判定する。 - 特許庁
The transponder 4 receives demand from a receiver system 5 by radio, retrieves diagonal information retrieved from the engine ECU, in response to the demand concerned from a first built-in memory 44, and transmits the data retrieved to a receiver system 5 by radio.例文帳に追加
トランスポンダ4は、レシーバシステム5からの要求を無線で受信し、該要求に応じて、エンジンECUから読み出したダイアグ情報を、内臓の第1メモリ44から読み出し、該読み出したデータをレシーバシステム5へ無線で送信する。 - 特許庁
In order to solve the first problem, voltage VBL of a pair of bit lines and voltage VPL of plate lines deciding voltage applied to ferroelectric memory cells are set so that relation of VBL=VPL<VDD is satisfied.例文帳に追加
上記第1の課題を解決するために、強誘電体メモリセルに印加される電圧を決定するビット線対の電圧VBLとプレート線の電圧VPLをVBL=VPL<VDDの関係を満足するように設定する。 - 特許庁
When the image is photographed at the second photographing frame rate, a photographing signal is output from a CCD image sensor for the same output time as the image is photographed at the first photographing frame rate, and the photographing signal is converted into image data and recorded in an internal memory.例文帳に追加
第2撮影フレームレートで動画の撮影時では、第1撮影フレームレートの動画撮影時と同じ出力時間でCCDイメージセンサから撮影信号を出力させ、これを画像データに変換して内部メモリに記録する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|