「first memory」に関連した英語例文の一覧と使い方(89ページ目) - Weblio英語例文検索

The packaging substrate has a double-layer conductive pattern structure, has signal wiring patterns and power supply wiring patterns 300-307 for connecting the memory device to the data processing device on the first surface, and has a ground pattern on a second surface.例文帳に追加

前記実装基板は２層の導電パターン構造を有し、第１面にはメモリデバイスとデータ処理デバイスを接続する信号配線パターンと電源配線パターン（３００〜３０７）を有し、第２面にはグランドパターンを有する。 - 特許庁

The memory chip packaged in the package is tested with the internal test pattern (the first test mode) generated in the logic chip or the external test pattern (the second test mode) supplied from the outside according to the mode select signal.例文帳に追加

パッケージに実装されたメモリチップは、モード選択信号に応じて、ロジックチップ内で発生する内部試験パターン（第１試験モード）または外部から供給される外部試験パターン（第２試験モード）を使用して試験される。 - 特許庁

The display driving circuit (30) displays on a display panel (100), display data (DL) stored in the first memory (10) based on display quality specifying information (W1) specifying display quality of the display panel (100).例文帳に追加

表示駆動回路（３０）は、表示パネル（１００）の表示品位を特定する表示品位特定情報（Ｗ１）に基づいて、第１メモリ（１０）に格納される表示データ（ＤＬ）を表示パネル（１００）に表示する。 - 特許庁

In the multiport SRAM memory cell, an access transistor N3 of a first port is disposed inside a p-type well PW0, and an access transistor N6 of a second port is disposed inside a p-type well PW1.例文帳に追加

本発明のマルチポートＳＲＡＭメモリセルでは、第１ポートのアクセストランジスタＮ３はｐ型ウェルＰＷ０内に配置されており、かつ第２ポートのアクセストランジスタＮ６はｐ型ウェルＰＷ１内に配置されている。 - 特許庁

Each sub-control gate line SCG is connected commonly to first and second control gates 106A, 106B being adjacent in the row direction B out of two twin memory cells 100 of each row being adjacent in the row direction B.例文帳に追加

各サブコントロールゲート線ＳＣＧは、行方向Ｂで隣合う各行の２つのツインメモリセル１００のうち、行方向Ｂで隣接する第１，第２のコントロールゲート１０６Ａ，１０６Ｂにそれぞれ共通接続される。 - 特許庁

The battery container 69 is arranged at the side section of the memory card container 66, and a battery 111 is inserted into and pulled out from the opening provided in the second end face 68 continued to the first end face 65 of the above housing 8.例文帳に追加

バッテリー収納部６９は、メモリーカード収納部６６の側部に配置されていて、前記筐体８の第１の端面６５に連続する第２の端面６８に設けた開口部からバッテリー１１１を挿抜する。 - 特許庁

The color heat-sensitive recording sheet 10 is conveyed in a printing direction, the main scanning direction position of the side end edge is sequentially detected from a first line 10b of the recording area 10a, and its detection result is sequentially recorded in a data memory.例文帳に追加

カラー感熱記録紙１０を印画方向に搬送し、記録エリア１０ａの第１ライン１０ｂから順に側端縁の主走査方向位置を検出し、その検出結果を順次データメモリに記録する。 - 特許庁

The memory device includes a list of grown defect that identifies a plurality of data sectors stored along a track between the first servo wedge and the second servo wedge on a selected track as data sectors which may not be written to.例文帳に追加

メモリ装置は、選択されたトラック上の第１サーボウェッジと第２サーボウェッジ間のトラックに沿って記憶された複数のデータセクタを書き込み不能なデータセクタとして特定するための後発欠陥のリストを含む。 - 特許庁

METHOD, PROGRAM AND SYSTEM FOR PERFORMING COMMUNICATION BETWEEN FIRST AND SECOND HOST SYSTEMS IN DATA PROCESSING SYSTEM (SYSTEM AND METHOD FOR COMMUNICATION BETWEEN HOST SYSTEMS USING SOCKET CONNECTION AND SHARED MEMORY)例文帳に追加

データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（ソケット接続および共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法） - 特許庁

Image data in PDL data are held in a first image memory 103, after being interleaved in a PDL rasterizer 102 and is combined with patterned accessory information by an output image data generation part 107 and is outputted.例文帳に追加

ＰＤＬデータ内の画像データはＰＤＬラスタライザー１０２でインタープリトされた後に第１の画像メモリ１０３に保持され、出力画像データ形成部１０７でパターン化された付属情報と合成されて出力される。 - 特許庁

To provide a deep trench type capacitor manufacturing method removing an oxide remaining in a gap, guaranteeing electric connection of first and second conductive layers and improving validity of a single memory cell, that is an yield of products.例文帳に追加

隙間に残留の酸化物を除去し第１と第２の伝導層の電気的接続が保証され単一記憶セルの有効性即ち製品の良品率を向上させる深トレンチ型キャパシタ製造方法を提供する。 - 特許庁

In addition, output of the memory 14 is connected with a sub-band division filer 15 which performs sub-band division in the vertical direction at the first stage, processing similar to the sub-band division in the horizontal direction is performed and the high frequency components are outputted to the outside.例文帳に追加

また、メモリ14の出力を、第１段目の縦方向のサブバンド分割を行うサブバンド分割フィルタ15に接続し、横方向のサブバンド分割と同様の処理を行い、高周波成分を外部に出力させる。 - 特許庁

Because the first and second select gates are self-aligned in a spacer configuration on both sidewalls of the stacked gate structure, it is enabled to decrease the area of the memory cell, thereby improving the degree of integration of the device.例文帳に追加

前記第１及び第２選択ゲートがスペーサ形態で前記積層ゲート構造の両側壁に自己整列されるので、メモリセルの大きさを減らすことができるので、素子の集積度を向上させることができる。 - 特許庁

Further, for a period when an iris drive motor 26 generates noise, the memory 62 stores sound picked up by the first microphone 42 located to pick up less noise of the iris drive motor 26 than the other microphone.例文帳に追加

また、アイリス駆動モータ２６が騒音を発生している期間には、アイリス駆動モータ２６の騒音を最も集音しないように配置された第１マイクロホン４２が集音した音声をメモリ６２に記憶させる。 - 特許庁

At first that didn't matter too much, since memory modules and disks came in sizes that were powers of two, so everyone knew that in such contexts "kilobyte" and "megabyte" meant 1024 and 1048576 bytes, respectively. 例文帳に追加

当初はこのことはあまり大きな問題ではなかった。 なぜならメモリモジュールやディスクは 2 の累乗になるものだったので、皆そのようなところでは「キロバイト」を 1024 バイト、「メガバイト」を 1048576 バイトであるとみなしていたからである。 - JM

The peripheral circuit section 100 contains circuits for selectively writing or reading-out information in and from the memory cells, for example, a first driving circuit 50, a second driving circuit 52, and a signal detecting circuit 54.例文帳に追加

周辺回路部１００は、メモリセルに対して選択的に情報の書き込みもしくは読み出しを行うための回路、例えば第１駆動回路５０，第２駆動回路５２および信号検出回路５４を含む。 - 特許庁

The controller 5 controls the multiplexer 9 so that the data is multiplexed at a ratio corresponding to the bit rate using encoding bit rate information of encoding data from the first accumulation memory 4 and the video encoder 3.例文帳に追加

このとき、制御器５は、第１の蓄積メモリ４とビデオ符号化器３からの符号化データに対する符号化ビットレート情報から、ビットレートに応じた比率で多重化するように多重化器９を制御する。 - 特許庁

The method of manufacturing a ferroelectric memory device includes a step of forming a conductive base layer above a substrate and a step of stacking a first electrode, a ferroelectric film, and a second electrode above the base layer.例文帳に追加

基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。 - 特許庁

Since the context parameter of the syntax element decoded in the first half is evacuated from the arithmetic register to the evacuation register, CABAC decoding processing is progressed without performing load processing or store processing into a main memory 300.例文帳に追加

また、前半に復号されるシンタックス要素のコンテキスト変数は、演算レジスタから退避レジスタに退避されるため、メインメモリ３００へのロード処理またはストア処理を行うことなくＣＡＢＡＣ復号処理が進められる。 - 特許庁

A processor 6 provided on a torque wrench body displays an inspection torque value on a second display 9 and inspection time on a first display 8, and stores the inspection time corresponding to the inspection torque value in a memory 31.例文帳に追加

トルクレンチ本体に設けた処理装置６は、第２表示部９に検査トルク値を表示させ、第１表示部８に検査時刻を表示させ、メモリ３１に検査トルク値に対応させて検査時刻を記憶する。 - 特許庁

If the value indicates a number of clock cycles N that is less than a threshold number, the memory device transfers data associated with a first address between the signaling interface and the data buffer during each of the N cycles of the clock signal.例文帳に追加

この値が、閾値数未満であるクロックサイクル数Ｎを示す場合には、メモリ装置は、クロック信号のＮサイクルのそれぞれの間に、信号インタフェースとデータバッファとの間で、第１のアドレスに関連するデータを転送する。 - 特許庁

A first program for updating the firmware, a second program for starting an information processor including a memory and a third program for receiving the firmware from the outside of the information processor are stored in the area 206.例文帳に追加

この領域２０６には、ファームウェアを更新する第１のプログラム、メモリを含む情報処理装置を始動する第２のプログラム、および情報処理装置の外部からファームウェアを受信する第３のプログラムが記憶される。 - 特許庁

Then, the condition of the servo system with respect to the rotation speed and reproduction laser power in the case of reproducing data from the optical disk is obtained from the first and second conditions stored in the memory by calculation and set.例文帳に追加

そして、該光ディスクからデータを再生する際の回転速度と再生用レーザパワーに対するサーボ系の条件を、上記メモリに記憶している第１及び第２の条件から演算で求めて設定する。 - 特許庁

The memory means (203 and 204) are so constituted that the signals inputted from the first microphone (103) and the signals inputted from the second microphone (102) are memorized in the respectively separate channels.例文帳に追加

好適な実施形態によれば、前記記憶手段（２０３，２０４）は、前記第１のマイクロホン（１０３）から入力された信号と前記第２のマイクロホン（１０２）から入力された信号とをそれぞれ別のチャネルに記憶する。 - 特許庁

The magnetic random access memory includes a transistor which has a gate electrode 11a located above a surface of a substrate 1 and a first and second impurity diffusion regions 13a, 12 interposing a channel region below the gate electrode between them.例文帳に追加

磁気ランダムアクセスメモリは、基板１の表面の上方に設けられたゲート電極１１ａと、ゲート電極の下方のチャネル領域を挟む第１、第２不純物拡散領域１３ａ、１２とを有するトランジスタを含む。 - 特許庁

The semiconductor memory device is arranged on an inner face of a trench formed in a semiconductor substrate 1, and contains first insulating films 12, 14 having upper faces located at a height beyond the height of the surface of the semiconductor substrate.例文帳に追加

半導体記憶装置は、半導体基板１内に形成されたトレンチの内面上に配設され、且つ上面が半導体基板の表面の高さ以上の高さに位置する第１絶縁膜１２、１４を含む。 - 特許庁

The integrated circuit comprises a core circuit, and an I/O circuit fitted with an array of single poly-nonvolatile memory cells each comprising a first transistor 201 connected in series with a second transistor 202.例文帳に追加

集積回路はコア回路と、単一ポリ不揮発性メモリーセルのアレイがはめ込まれた入出力回路とを含み、各単一ポリ不揮発性メモリーセルは第二トランジスター２０２と直列接続される第一トランジスター２０１を具える。 - 特許庁

A combination of the first and second conductive paths in the connected condition and the non-connected condition gives the bit condition of a standard signature word, and gives an address data to a memory construct and generates a consequential signature word.例文帳に追加

結合状態及び非結合状態にある第一及び第二導電性経路の組合わせが基準シグナチャワードのビット状態を与え、メモリ構成体へのアドレスデータを与え且つ結果的シグナチャワードを発生する。 - 特許庁

When a shutter operation is performed during the compression processing, photographic processing of a second frame is performed by interrupting the compression processing of the YC data of the first frame and the obtained YC data are recorded in the free area of the internal memory.例文帳に追加

圧縮処理中にシャッタ操作が行われると、１コマ目のＹＣデータの圧縮処理を中断して２コマ目の撮影処理を行い、得られたＹＣデータが内部メモリの空き領域に記録される。 - 特許庁

On the other hand, if the lightness of the selected pixel value is smaller than the threshold value, each usage of a first coloring material group and each usage of a second coloring material group are stored in the memory in association with the selected pixel value.例文帳に追加

一方、選択画素値が表す明度が閾値よりも小さい場合は、第１の色材群のそれぞれの使用量、第２の色材群のそれぞれの使用量、を選択画素値と対応付けてメモリに格納する。 - 特許庁

The memory space control device 10 is provided with a defective address storing table unit 12, a replacement address storing table unit 13, a first address coincidence/noncoincidence detecting circuit 11, and an address information selecting circuit 14.例文帳に追加

メモリ空間制御装置１０は、不良アドレス格納テーブルユニット１２と、置換アドレス格納テーブルユニット１３と、第１のアドレス一致／不一致検出回路１１と、アドレス情報選別回路１４とを少なくとも備えている。 - 特許庁

Light receiving light amount data of the light receiving parts 52B, 53B and 54B in a state that the second adjustment holders 62, 63 and 64 are arranged in the body 51 of the first adjustment holder 50 are stored to a temporary storage memory 97 as a reference value.例文帳に追加

第２調整治具６２，６３，６４が第１調整治具５０の本体部５１に配置された状態での受光部５２Ｂ，５３Ｂ，５４Ｂの受光光量データを基準値として一時記憶メモリ９７に記憶する。 - 特許庁

When the information in the first nonvolatile memory 3 is rewritten, a control part 4 fixes one end of the power wiring 10 to the wire connection part 6 with a fixing part 7 from the beginning of the rewriting until the end of the rewriting.例文帳に追加

第１不揮発メモリ３の情報の書換えに際しては、制御部４が、書換え開始から書換え終了までの間、固定部７によって、電力配線１０の一端を配線接続部６に固定させる。 - 特許庁

The first printing means M2 acquires read data from the memory 13 in the order of the read data of the last original read by the reading portion M to perform one-sided printing on printing paper, and ejects the printing paper with the printed side upward.例文帳に追加

第１印刷手段Ｍ２は、読取部Ｍ１が最後に読取った原稿の読取データから順にメモリー１３から取得して印刷用紙に片面印刷し、印刷された面を上向きにして排出する。 - 特許庁

An updating method communicates with outside equipment 101 by an interface control program at first, acquires an interface control program part of a new control program, and substitutes to a memory region 116 storing equipment control program.例文帳に追加

まず、インターフェース制御プログラムにより外部機器１０１と通信を行い、新しい制御プログラムのインターフェース制御プログラム部分を取得し、機器制御プログラムが格納されているメモリ領域１１６へ上書きを行う。 - 特許庁

When read operation and verify operation are performed separating them two times to reduce a peak current, first, read operation and verify operation of a memory transistor selected by the word line WL1_i are started.例文帳に追加

ピーク電流を低減させるために、２回に分けてリード動作およびヴェリファイ動作を行う場合、まず、ワード線ＷＬｌ＿ｉによって選択されるメモリセルトランジスタの、リード動作およびヴェリファイ動作を開始する。 - 特許庁

The second distribution processing part changes the effective information stored in the first memory part when a change operation about the exit station is performed and distributes the changed effective information to a ticket gate machine in the changed exit station.例文帳に追加

第２の配信処理部は、出場駅を変更操作がある場合、第１の記憶部により記憶されている有効情報を変更し、変更後の有効情報を変更後の出場駅の改札機に配信する。 - 特許庁

A nonvolatile memory (4), in which stored information is rewritable, is provided with drivers (33R1 to 33Rn) which drive word lines by reading operations and a first power supply circuit (39A) which supplies operating power to the drivers.例文帳に追加

不揮発性メモリ（４）は記憶情報の書き換えが可能であり、読み出し動作でワード線を駆動するドライバ（３３Ｒ１〜３３Ｒｎ）と、前記ドライバに動作電源を供給する第１の電源回路（３９Ａ）とを有さうる。 - 特許庁

When a still image is to be displayed, the output grayscale data Dout is detected in each pixel circuit and stored, instead of the input grayscale data Din, ino a first memory M1 in an X driver and written in the pixel circuit.例文帳に追加

静止画を表示する場合、画素回路ごとに、出力階調データＤoutを検出してこれを入力階調データＤｉｎの代わりにＸドライバ内の第１メモリＭ１に取り込み、画素回路に書き込む。 - 特許庁

The algorithm processing device 30 determines ordering of the distributed market information of some days ago, and writes ordering information generated by adding time in the market information of some other days to obtained ordering details to a first memory 32.例文帳に追加

アルゴリズム処理装置３０は、配信された過日市況情報を発注判定し、得られた発注内容に当該過日市況情報内の時刻を付加した発注情報を第１メモリ３２に書込む。 - 特許庁

To provide a method and circuit for reading a multilevel NAND flash memory cell where a gray code can be used by providing a first page buffer for storing higher order bits and a second page buffer for storing lower order bits on a bit line.例文帳に追加

ビットラインに上位ビットを格納する第１ページバッファと下位ビットを格納する第２ページバッファを設け、グレーコードを用いることが可能なマルチレベルＮＡＮＤフラッシュメモリセルの読み出し方法及び回路を提供する。 - 特許庁

This device has a first input/output interface 3 controlled by a system control part 7 for transferring data with a personal computer(PC) 1 and a second input/output interface 4 for transferring data with a memory card 2.例文帳に追加

システム制御部７により制御され、ＰＣ１との間でデータ転送を行う第１の入出力インターフェース３と、メモリカード２との間でデータ転送を行う第２の入出力インターフェース４とを有している。 - 特許庁

A memory 102 stores the initial reference location of a transfer arm, a first correlation between the processing recipe and the sidewall temperature of a processing chamber, and a second correlation between the sidewall temperature of the processing chamber and the corrected value of a reference location.例文帳に追加

記憶部１０２は、搬送アームの初期基準位置と、処理レシピと処理チャンバの側壁温度との第１の相関と、処理チャンバの側壁温度と基準位置の補正値との第２の相関とが記憶されている。 - 特許庁

This memory card recording/reproducing device 1 is provided with a main body central mechanism part 11, and first and second rotational parts 12 and 13 provided as side mechanism parts in the side faces of the main body central mechanism part 11.例文帳に追加

メモリカード記録再生装置１であって、本体中央機構部１１と、本体中央機構部１１の側面に設けられた側部機構部である第１回動部１２と第２回動部１３とで構成されている。 - 特許庁

Thus, the image data read by the read device 1 is processed by both the first and second image processing blocks 16 and 17 in an image data processing apparatus 2, before being sent out to the memory 4.例文帳に追加

このように、読取り装置１で読み取った画像データに対して、画像データ処理装置２内の第１の画像処理ブロック１６と第２の画像処理ブロック１７の両方で処理されて、メモリ４に送出することができる。 - 特許庁