「first memory」に関連した英語例文の一覧と使い方(86ページ目) - Weblio英語例文検索

When the host 2 reads the sector data, a data switching means 11 outputs (N + 1)th sector data (sector data read by a host computer in the next place) read out of the second memory to the error correcting means, simultaneously when outputting Nth sector data read out of the first memory to a system bus.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

This method is provided with a first step for instructing access to a memory and setting the predictive time of access completion to the memory on the basis of the output result of a timer means to be independently controlled and a second step for successively judging possibility of access to respective memories on the basis of the predictive time of access completion.例文帳に追加

メモリに対しアクセス指示を行うとともに、独立して制御されるタイマー手段の出力結果に基づき、該メモリのアクセス完了予測タイムを設定する第１工程と、前記アクセス完了予測タイムに基づき、各メモリに対しアクセス可否の判断を順次行う第２工程とを備える。 - 特許庁

Address buses 26, 28 for applying chip select signals, respectively, to the terminals of both ROMs (31, 33) from the memory control section 25 side are also connected between the memory control section 25 and the first and second ROMs (31, 33) so that both ROMs (31, 33) can be accessed selectively using the ROM bus 24.例文帳に追加

メモリ制御部２５と第１、第２のＲＯＭ（３１、３３）との間には、ＲＯＭバス２４を使用して双方のＲＯＭ（３１、３３）への選択的なアクセスが可能なように、メモリ制御部２５側から双方のＲＯＭ（３１、３３）の端子に対し夫々チップセレクト信号を印加するためのアドレスバス２６、２８も接続される。 - 特許庁

A storage device includes first nonvolatile semiconductor memories M1-M8 directly mounted on a module substrate 11, and memory sockets 12A and 12B which are mounted on the module substrate 11 and capable of mounting/dismounting memory modules 13A and 13B in which second nonvolatile semiconductor memories M9-M12 are mounted.例文帳に追加

実施形態に係わる記憶装置は、モジュール基板１１上に直接実装される第１の不揮発性半導体メモリＭ１〜Ｍ８と、モジュール基板１１上に実装され、第２の不揮発性半導体メモリＭ９〜Ｍ１２が実装されたメモリモジュール１３Ａ，１３Ｂの取り付け／取り外しを可能にするメモリソケット１２Ａ，１２Ｂとを備える。 - 特許庁

When the host 2 reads the sector data, the Nth sector data to be read from the first memory are output to a system bus and the N+1th sector data read from the second memory (sector data to be read the next time by the host computer) are output to an error correction means by a data switching means 11.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

When the host 2 reads the sector data, in a data switching means 11, the Nth sector data read from the first memory are output to a system bus and the (N+1)-th sector data read from the second memory (the sector data to be read next by the host computer) are output to an error correction means simultaneously.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

During a cycle where the first write command is entered and a cycle where the overwritten data is written in the memory cell, the second write circuit overwrites the overwritten data with at least a part of second write data entered from the outside again, and encodes the reoverwritten overwrite data and writes the data in the memory cell.例文帳に追加

第２の書き込み回路は、第１のライトコマンドが入力されたサイクルと上書きされたデータがメモリセルに書き込まれるサイクルの間に、外部から入力された第２のライトデータの少なくとも一部を上書きされたデータに再上書きし、再上書きされた上書きデータを符合化してメモリセルに書き込む。 - 特許庁

The CPU executes the transfer control program in response to the setting of control information to the storage circuit and transfers the write program to the volatile memory, and the CPU is returned to the first operation mode for executing the control program in response to completion of transfer of the write program to the volatile memory.例文帳に追加

記憶回路への制御情報の設定に応答して中央処理装置は転送制御プログラムを実行して書き込みプログラムを揮発性メモリへ転送し、揮発性メモリへの書き込みプログラムの転送の完了に応答して制御プログラムを実行する第１動作モードへ中央処理装置を復帰させる。 - 特許庁

The first and second threads 11 and 12 include inputting operations 111 and 121 for reading data stored in a third memory 3, arithmetic operations 112 and 122 for performing an arithmetic operation on the basis of the data without performing the inputting operations again, and outputting operations 113 and 123 for writing data obtained by the arithmetic operations in the third memory 3.例文帳に追加

第１及び第２スレッド１１，１２は、第３メモリ３に記憶されたデータを読み込む入力動作１１１，１２１と、入力動作を再度行なうことなく、そのデータに基づき演算する演算動作１１２，１２２と、演算動作によって得られたデータを第３メモリ３に書き込む出力動作１１３，１２３とを含む。 - 特許庁

The electronic device is equipped with a first memory (14) which stores parameters showing conditions regarding the illegal use of the device and a control part which makes a second memory (15) store image information obtained by an imaging unit picking up an image of the user of the device when the conditions indicated by the parameters are met.例文帳に追加

電子装置において、少なくとも当該装置の不正使用に関する条件を示すパラメータを格納した第１のメモリ(14)と、前記パラメータで示される条件が成立した場合に、当該装置の使用者を撮像した撮像装置による画像情報を第２のメモリ(15)に格納する制御部とを備えた。 - 特許庁

This method of discharging the erase voltage in a semiconductor memory device includes a step of performing a first discharge on an CSL voltage in a semiconductor memory device, a step of comparing the CSL voltage with the reference voltage, and a step of performing a second discharge on the CSL voltage when the CSL voltage is lower than the reference voltage.例文帳に追加

半導体メモリ装置のＣＳＬを１次ディスチャージする段階と、ＣＳＬ電圧を所定基準電圧と比較する段階と、ＣＳＬ電圧が基準電圧より低い場合、ＣＳＬを２次ディスチャージする段階と、を含むことを特徴とする半導体メモリ装置の消去電圧のディスチャージ方法。 - 特許庁

The nonvolatile semiconductor storage device having a plurality of NAND strings, wherein each of the NAND strings comprises: a memory cell block to which a plurality of nonvolatile memory cells are serially connected; a first selection gate transistor connected to a data transfer line contact; and a second selection gate transistor connected to a source line contact.例文帳に追加

複数のＮＡＮＤストリングを有する不揮発性半導体記憶装置であって、ＮＡＮＤストリングの各々は複数の不揮発性メモリセルが直列に接続されたメモリセルブロックとデータ転送線コンタクトに接続された第１の選択ゲートトランジスタとソース線コンタクトに接続された第２の選択ゲートトランジスタとを具備する。 - 特許庁

When transferring data of the memory chip 24 to the bus slave 12, the bus master 16 reads out the data from the memory chip 24 without waiting for the next DMA request according the first DMA request, and stores the data in a buffer 20, and immediately outputs the storage data of the buffer 20 to the bus 10 as soon as the DMA request is received.例文帳に追加

バス・スレーブ１２へのメモリ・チップ２４のデータの転送時では、バス・マスタ１６は、最初のＤＭＡリクエストに伴い、次のＤＭＡリクエストを待たずに、メモリ・チップ２４からデータを読出して、バッファ２０に貯留し、ＤＭＡリスエストを受けしだい、バッファ２０の貯留データを直ちにバス１０へ出力する。 - 特許庁

To provide a bus connecting device capable of securing a real-time property of a predetermined processing by control means while reducing a buffer memory mounted on the control means in a configuration where a plurality of control means connected to a second bus accesses a memory connected to a first bus; and to provide an image processor having the same.例文帳に追加

第２のバスに接続された複数の制御手段が第１のバスに接続されたメモリにアクセスする構成において，該制御手段に搭載するバッファメモリを省減しつつ，該制御手段による既定の処理のリアルタイム性を確保することのできるバス間接続装置及びこれを備えた画像処理装置を提供すること。 - 特許庁

A memory card 100 having a NAND type flash memory connectable to a host device 200, which transmits/receives a signal to/from the host device 200 at a first voltage (3.3 V) or a second voltage (1.8 V), checks a signal voltage through handshake with the host device 200 when the signal voltage is switched.例文帳に追加

ホストデバイス２００に接続可能な、ＮＡＮＤ型フラッシュメモリを有するメモリカード１００であって、ホストデバイス２００と第１の電圧（３．３Ｖ）または第２の電圧（１．８Ｖ）で信号の送受信が可能であり、信号電圧を切り替える際には、ホストデバイス２００とハンドシェイク処理により互いに信号電圧の確認を行う。 - 特許庁

An input video signal from an input terminal 1 is supplied to first and second field memories 2 and 3, and the video signal is supplied from the input terminal 1 through a switching circuit 4, the video signal is supplied directly from the field memory 2, and the video signal is supplied from the field memory 3 through a switching circuit 6 to a scanning line doubling device 5.例文帳に追加

入力端子１からの入力映像信号が第１及び第２のフィールドメモリ２、３に供給され、入力端子１からは切り換え回路４を通じて、フィールドメモリ２からは直接、フィールドメモリ３からは切り換え回路６を通じて映像信号が走査線倍加装置５に供給される。 - 特許庁

A first data transfer request from the data processor to a synchronizing memory is divided into a plurality of data transfer requests having a data quantity to be burst transferred at once, and which are in a single memory bank by a burst transfer length unit request dividing part 111a.例文帳に追加

データ処理装置からの同期型メモリに対する第１のデータ転送要求が、バースト転送長単位リクエスト分割部１１１ａによって、データ転送量が一度にバースト転送されるデータ量で、一度に転送されるデータが単一のメモリバンク内のデータである複数のデータ転送要求に分割される。 - 特許庁

The facsimile transmission means 7 reads out the originator number 5 from the first memory 6 and forms a speech line to a corresponding destination terminal 10, based on the read-out originator number 5 and transmits the facsimile report message read out from the second memory 9 to the corresponding destination terminal 10.例文帳に追加

ファクシミリ送信手段７は、第一のメモリ６から発信者番号５を読み出し、読み出された発信者番号５に基づいて対応する相手端末１０との間に通話方路を形成し、第二のメモリ９から読み出された間違いファクシミリ通知文書８を対応する相手端末１０に送信する。 - 特許庁

The magnetic memory element 10 comprises a first magnetic layer 1 having a fixed magnetization direction, a second magnetic layer 2 having a variable magnetization direction and functioning as a memory carrier, both magnetic layers 1, 2 layered via a non-magnetic conductive layer 4, and a third magnetic layer 3 having a fixed magnetization direction which forms a magnetic tunnel junction with the second magnetic layer.例文帳に追加

磁化の向きが固定された第１の磁性層１と、磁化の向きが可変で記憶担体となる第２の磁性層２とが、非磁性導体層４を挟んで積層され、第２の磁性層と磁化の向きが固定された第３の磁性層３とが磁気トンネル接合を形成して成る磁気記憶素子１０を構成する。 - 特許庁

By referring to an image reading condition by the image reading part, the output timing of the write-in start enable signal is controlled so as to perform the image reading operation and image forming operation for a first color concurrently on a condition that a read-out line from the image memory does not overtake a write-in line in the image memory.例文帳に追加

画像読取部による画像読み取り条件を参照し、画像メモリへの書き込みラインを画像メモリからの読み出しラインが追い越さない条件下で画像読み取り動作と第一色目の作像動作とが並行して実行されるように書き込み開始可能信号の出力タイミングを制御する。 - 特許庁

This memory device 86 is provided with a plurality of banks to be selected by a bank address, which are respectively equipped with a memory cell array including a plurality of page areas to be selected from a low address; a low control part for controlling the activation of page areas in the banks in response to a first operation code; and a data input/output terminal group.例文帳に追加

メモリ装置は，ロウアドレスにより選択される複数のページ領域を含むメモリセルアレイをそれぞれ有し，バンクアドレスにより選択される複数のバンクと，第１の動作コードに応答して，前記バンク内のページ領域の活性化を制御するロウ制御部と，データ入出力端子群とを有する。 - 特許庁

This multiprocessor system is provided with a plurality of first communication paths formed by connecting the memory controller to each of the plurality of processors and a loop-shaped second communication path formed by successively connecting the plurality of processors and the memory controller.例文帳に追加

前記メモリコントローラと前記複数のプロセッサのそれぞれとの間を、それぞれ個別に接続することにより形成される複数の第１の通信経路と、前記複数のプロセッサおよび前記メモリコントローラを、それぞれ順に接続することにより形成されるループ状の第２の通信経路と、を備えることを特徴とする。 - 特許庁

A storage member 2 using first and second electrodes and a phase change material between them is pinched without using any rotary mechanisms and positioning mechanisms of an optical head, a structure in which a control voltage for controlling current flowing to the storage member is provided is set to be a memory cell for storing information, and a plurality of memory cells are arranged on a substrate as storage elements.例文帳に追加

回転機構や光ヘッドの位置決め機構を用いず、第１の電極と第２の電極と、その間に相変化材料を用いた記憶部材２を挟み、記憶部材に流れる電流を制御する制御電圧を設けた構造を情報記憶のメモリセルとし、これを基板上に複数個配置して記録素子とした。 - 特許庁

In the first data processing part 71, photo detecting data of the line sensors 41a, 41b is once stored in an image memory 711, and errors due to position shifting are corrected using X-direction position shifting amount Δx and Z-direction position shifting amount Δz stored in a data memory 716 by position shifting correcting parts 712, 715.例文帳に追加

第１データ処理部７１ではラインセンサ４１ａ，４１ｂの受光データを一旦、画像メモリ７１１に記憶し、位置ずれ補正部７１２，７１５でデータメモリ７１６に記憶されたＸ方向の位置ずれ量ΔｘとＺ方向の位置ずれ量Δｚとを用いてそれぞれ位置ずれに起因する誤差を補正する。 - 特許庁

The image forming apparatus includes: a toner cartridge including a memory to provide first authentication information, and an authentication key circuit to provide second authentication information; and a controller to judge whether the first authentication information and the second authentication information are identical and to authenticate the toner cartridge when the first authentication information and the second authentication information are identical.例文帳に追加

第１認証情報を提供するためのメモリと、第２認証情報を提供するための認証キー回路とを含むトナーカートリッジと；前記第１認証情報と前記第２認証情報が一致するかを判断し、前記第１認証情報と前記第２認証情報が一致するときにトナーカートリッジを認証する制御装置と；を含んで画像形成装置を構成する。 - 特許庁

The method of fabricating a flash memory element includes steps of: forming an undoped first polysilicon film on a semiconductor substrate; forming on said first polysilicon film an undoped second polysilicon film provided with a high-concentration doped region; implementing processing such that the doping concentration of said second polysilicon film and the doping concentration of said first polysilicon film will be similar; and forming a dielectric film on the resultant product.例文帳に追加

半導体基板上にアンドープト第１ポリシリコン膜を形成する段階と、前記第１ポリシリコン膜の上部に、高濃度ドーピング領域が備えられたアンドープト第２ポリシリコン膜を形成する段階と、前記第２ポリシリコン膜のドーピング濃度と前記第１ポリシリコン膜のドーピング濃度が類似となるようにしながら、前記結果物上に誘電体膜を形成する段階とを含む。 - 特許庁

The magnetic memory includes a first magnetoresistive element which comes into a high resistance state by being supplied with a writing current in a first direction and comes into a low resistance state having the resistance value lower than that in the high resistance state by being supplied with a writing current in a second direction opposite to the first direction and is supplied with a reading current at the read-out.例文帳に追加

磁気記憶装置は、第１方向の書き込み電流を供給されることにより高抵抗状態を取り、第１方向と反対の第２方向の書き込み電流を供給されることにより高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第１磁気抵抗素子１を含む。 - 特許庁

The resistance change memory element is characterized by including a first electrode, an insulating film layer formed on the first electrode, a second electrode formed on the insulating film layer, and one metal oxide nanoparticle formed of ferritin protein in the insulating film in contact with the first electrode and second electrode, and utilizes resistance change of the metal oxide nanoparticle.例文帳に追加

第１電極と、前記第１電極上に形成された絶縁膜層と、前記絶縁膜層上に形成された第２電極、及び第１電極と第２電極と接触し絶縁膜中にフェリチンタンパク質により形成された金属酸化物ナノ粒子を１つ含むことを特徴とする抵抗変化メモリ素子であって、金属酸化物ナノ粒子の抵抗変化を利用したメモリ素子である。 - 特許庁

The non-volatile memory device includes at least one pair of first electrode lines, at least one second electrode line interposed between the at least one pair of first electrode lines, and at least one data storage layer interposed between at least one pair of first electrode lines and at least one second electrode line, which may locally store a resistance change.例文帳に追加

少なくとも一対の第１電極ラインと、少なくとも一対の第１電極ラインの間に介在された少なくとも１本の第２電極ラインと、少なくとも一対の第１電極ラインと少なくとも１本の第２電極ラインとの間に介在され、局部的に抵抗変化を保存しうる少なくとも１層のデータ保存層と、を備える不揮発性メモリ素子である。 - 特許庁

The display system includes upper and lower substrates, a plurality of mutually intersecting scanning and signal electrodes, a first data writer for writing first data on a display medium sandwiched between the scanning and signal electrodes and having a reflective liquid-crystal layer with the property of memory, and a data reader for reading the first data retained in the display medium.例文帳に追加

表示システムは、上側及び下側基板と、互いに交差する複数の走査及び信号電極と、前記走査及び信号電極間に挟持されてメモリ性を有する反射型の液晶層とを有する表示媒体に第一のデータを書き込む第一データ書き込み装置と、前記表示媒体に保持された第一のデータを読み取るデータ読み取り装置と、を有する。 - 特許庁

A semiconductor memory device of the present invention comprises: a clock adjustment part for, when an enable signal is activated, receiving a first clock and generating a second clock having a period closer to a target clock period than the first clock; and an AC input clock generation part for outputting one of the first clock and the second clock as an AC input clock according to the enable signal.例文帳に追加

本発明の半導体メモリ装置は、イネーブル信号がアクティブになったとき第１クロックを受信して前記第１クロックより目標クロック周期に近い周期を有する第２クロックを生成するクロック調節部及びイネーブル信号により前記第１クロック及び前記第２クロックのうちひとつをＡＣ入力クロックとして出力するＡＣ入力クロック生成部を含む。 - 特許庁

A coherency maintenance processing part 260a retrieves, upon receiving a memory access request from the first-level cache control part 220, the corresponding second-level cache tag, transfers data requested by a processor to a first-level cache, and maintains the coherency between the first-level cache control part 220 and a second-level cache control part based on the registration information recorded in the second-level cache.例文帳に追加

そして、コヒーレンシ維持処理部２６０ａは、第１レベルキャッシュ制御部２２０からメモリアクセス要求を受けた場合に、該当する第２レベルキャッシュタグを検索し、プロセッサの要求するデータを第１レベルキャッシュに転送すると共に、第２レベルキャッシュに記録された登録情報を基にして、第１レベルキャッシュ制御部２２０および第２レベルキャッシュ制御部間のコヒーレンシを維持する。 - 特許庁

An imaging control part 42 respectively captures a first subject image of a first wavelength band containing the absorbing wavelength of ethyl alcohol from the infrared radiated light of a subject 20 or reflected light and a third subject image of a second wavelength band containing the other absorbing wavelength of a disturbance substance having an absorbing wavelength in the same first wavelength band as ethyl alcohol by replacing a filter and stores them in a memory.例文帳に追加

撮像制御部４２は、フィルタ切替えにより被写体２０の赤外線放射または反射光からのエチルアルコールの吸収波長を含む第１波長帯域の第１被写体画像、エチルアルコールと同じ第１波長帯域に吸収波長を持つ外乱物質の他の吸収波長を含む第２波長帯域の第３被写体画像の各々を撮像してメモリに格納する。 - 特許庁

The first element region 24 has a first gate insulating film 27, the second element region 25 has a second gate insulating film 28, the third element region 26 has a memory insulating film 29, and the second gate insulating film 28 has a first insulating film 281 and a second insulating film 282.例文帳に追加

半導体基板１１に第１の素子領域２４と第２の素子領域２５と第３の素子領域２６とを設け、第１の素子領域２４に第１のゲート絶縁膜２７を備え、第２の素子領域２５に第２のゲート絶縁膜２８を備え、第３の素子領域２６にメモリ絶縁膜２９を備え、第２のゲート絶縁膜２８は、第１絶縁膜２８１と第２絶縁膜２８２とを有している。 - 特許庁

The adaptive ISPP method of the flash memory device of this invention includes a first programming stage of executing programming/verifying loops by a first program voltage and first verifying time until at least one passed cell is generated and a second programming stage of executing the programming/verifying loops by a second program voltage and second verifying time after at least one passed cell is generated.例文帳に追加

本発明のフラッシュメモリ装置の適応的ＩＳＰＰ方法は少なくとも一つのパスセルが発生するまで、第１プログラム電圧と第１検証時間でプログラム及び検証のループを実行する第１プログラム段階と、少なくとも一つのパスセルが発生した後、第２プログラム電圧と第２検証時間でプログラム及び検証のループを実行する第２プログラム段階を含む。 - 特許庁

The self refresh module includes the oscillator constituted so as to supply a first signal having a first frequency, a trimming divider constituted so as to supply a second signal having a second frequency by trimming the first signal, and a temperature sensor constituted so as to supply a temperature signal by sensing the temperature of a memory device.例文帳に追加

セルフリフレッシュモジュールは、第１の周波数を有する第１の信号を供給するように構成された発振器と、上記第１の信号をトリミングして、第２の周波数を有する第２の信号を供給するように構成されたトリミング分周器と、上記メモリデバイスの温度を感知して、温度信号を供給するように構成された温度センサとを有している。 - 特許庁

At first, ID related information stored in the incorporated memory of a multi-card 10 is transmitted, through a digital camera 50, a personal computer 90 and an Internet 94, to a server 93 of an ID card issuing institute 93.例文帳に追加

マルチカード１０の内蔵メモリに記憶されているＩＤ関連情報がマルチカード１０からデジタルカメラ５０，パーソナルコンピュータ９０及びインターネット９４を経由してＩＤカード発行機関のサーバー９３に送られる。 - 特許庁

This address mapping table is composed of: a first value representing an initial position in a flash memory of a RUN including RUN units, for instance, at least two continuous physical addresses; and a second value representing the whole size of the RUN.例文帳に追加

前記アドレスマッピングテーブルはＲＵＮ単位、例えば少なくとも２つ以上連続した物理アドレスを含むＲＵＮのフラッシュメモリ内での初期位置を示す第１値と、前記ＲＵＮの全体のサイズを示す第２値で構成される。 - 特許庁

According to the memory system, during writing, when write data is looped back, and the write data is an error, the error has occurred between first processing units (51 to 53) or second processing units (56 to 58) and an input/output unit (60).例文帳に追加

本発明のメモリシステムによれば、ライト時において、ライトデータをループバックし、そのライトデータがエラーである場合、そのエラーは、第１処理部（５１〜５３）、第２処理部（５６〜５８）と入出力部（６０）間で発生している。 - 特許庁

An image input device 10 transmits an expecting image of taken pictures by the first camera 16 or the second camera 24 to a memory of the pocket telephone 25 owned by a customer.例文帳に追加

画像入力装置１０は、顧客が所有する携帯電話器２５のメモリに第１撮像カメラ１６または第２撮像カメラ２４で撮像された画像データを待ち受け画面として携帯電話器２５に転送するものである。 - 特許庁

A data storing rule for storing data in the first register 14 is determined so as to satisfy the following conditions to prevent unnecessary dummy data D from being added while considering data volume and the bus width M or the like of a frame memory 12.例文帳に追加

第１レジスタ１４にデータを格納するデータ格納ルールは、データ量、フレームメモリ１２のバス幅Ｍ等を考慮して必要以上にダミーデータＤを付加しないために次の条件を満たすように定められている。 - 特許庁

Further, the control unit switches the output of the first data selector from the input terminal A to the output of the (2Q)th line memory while the Qth line ((n-1)/2≥Q≥1) is forwarded after the completion of the input of image data.例文帳に追加

さらに、画像データの入力完了後からＱ行目（（ｎ−１）／２≧Ｑ≧１）の順送り期間中、入力端子Ａ側から１番目のデータセレクタの出力を（２Ｑ）本目のラインメモリの出力に切り換える。 - 特許庁

When the drawing production system receives the instruction of a schematic drawing producer, a controller 110 first determines the coordinates on the railroad wiring schematic drawings of respective points on the basis of the numerical value maps, mileage information, etc., stored inside a memory section 120.例文帳に追加

略図作製者の指示を受けて、まず、制御部１１０は、記憶部１２０内に格納されている数値地図とキロ程情報などに基づいて各地点の鉄道配線略図上の座標を求める。 - 特許庁

A 3:2 pull-down information generating circuit 14 generates the reference 3:2 pull-down information from the video stream subjected to compression encoding at first and stores the generated reference 3:2 pull-down information to a 3:2 pull-down data memory 15.例文帳に追加

３：２プルダウン情報生成回路１４は最初に圧縮符号化された映像ストリームから基本３：２プルダウン情報を生成し、生成した基本３：２プルダウン情報を３：２プルダウンデータ用メモリ１５に格納する。 - 特許庁

The first position information response device 112 makes a position information memory device 111 store the position information about where the data are stored together with the notified information.例文帳に追加

第一位置情報応答装置１１２は、この通知される情報と共にこの診療情報がどの電子診療装置に記憶されているかという位置情報を一括して位置情報記憶装置１１１に記憶させる。 - 特許庁