「first memory」に関連した英語例文の一覧と使い方(90ページ目) - Weblio英語例文検索

After completion of recording of a disk 3 in the last tray of a changer 1, a disk in the first tray is mounted to read TOC information and the TOC information is decoded by a TOC information decoder 11 and stored into a TOC information memory 12.例文帳に追加

チェンジャ１の最終トレイのディスク３の録音終了後、さらに最初のトレイのディスクを装着してＴＯＣ情報を読み、ＴＯＣ情報デコーダ１１でデコードしてＴＯＣ情報メモリ１２に記憶する。 - 特許庁

In the first mode, the data of images or the like stored in the memory card 40 of the digital camera 10 are transmitted to the personal computer 90 and the data of the images or the like are transmitted from the personal computer 90 to the digital camera 10.例文帳に追加

第１モードではデジタルカメラ１０のメモリカード４０に記憶された画像等のデータをパソコン９０に送信したり、パソコン９０から画像等のデータをデジタルカメラ１０に送信したりすることができる。 - 特許庁

The data processing chip includes a plurality of dice, the die including a plurality of processor units and at least the second die including at least one data storage memory device, the first and second dice arranged so that, for each of at least a subset of the processor units provided in a first layer, a dedicated storage memory device is provided in a second layer.例文帳に追加

複数のダイスが含まれており、第１のダイスには複数のプロセッサユニットが含まれており、少なくとも１つの第２のダイスには少なくとも１つのデータ記憶メモリ装置が含まれており、前記の第１および第の２のダイスを配置構成して、第１の層に設けられている前記のプロセッサユニットの少なくとも１つの部分集合毎に、専用の記憶メモリ装置が第２の層に設けられていることを特徴とするデータ処理チップを構成する。 - 特許庁

The device includes a mapping module which loads at least one of second objects divided into two or more from a first object according to the allocation units of a memory to the memory; a storage module which stores hash values for the divided second object modules; and a measurement module which measures the consistency of the first object by comparison of the stored hash values with respect to the loaded second object.例文帳に追加

メモリの割当単位によって第１のオブジェクトから二つ以上に分解された第２のオブジェクトのうち少なくとも一つを前記メモリにローディングするマッピングモジュール、前記分解された第２のオブジェクトについてのハッシュ値を貯蔵する貯蔵モジュール、及び前記ローディングされた第２のオブジェクトについてのハッシュ値と前記貯蔵されたハッシュ値の比較によって前記第１のオブジェクトの整合性を測定する測定モジュールを含む。 - 特許庁

The semiconductor integrated circuit comprises nonvolatile memory elements (PM1, PM2) which have first electrodes, first drain electrodes, floating gate electrodes and control gate electrodes and can have different threshold voltages, and read transistor elements DM1, DM2 which have second source electrodes and second drain electrodes, use the floating gate electrodes as gate electrodes and can have different mutual conductances, according to the threshold voltages of the nonvolatile memory elements.例文帳に追加

半導体集積回路は、第１ソース電極、第１ドレイン電極、フローティングゲート電極及びコントロールゲート電極を有し、異なる閾値電圧を持つ事が可能な不揮発性記憶素子（ＰＭ１，ＰＭ２）と、第２ソース電極及び第２ドレイン電極を有し前記フローティングゲート電極をゲート電極とし前記不揮発性記憶素子が持つ閾値電圧に応じて異なる相互コンダクタンスを持つ事が可能な読み出しトランジスタ素子（Ｄｍ１，ＤＭ２）とを有する。 - 特許庁

When the first several numbers of a telephone number are inputted, a CPU 130 retrieves telephone numbers each having the inputted numbers at the head from a 1st memory 110 stored with previously inputted telephone numbers, a 2nd memory 170 stored with a call origination history, and a 3rd memory 180 stored with a termination call history and displays the retrieved telephone numbers on a display 120.例文帳に追加

電話番号の最初のいくつかの数字が入力されると、ＣＰＵ１３０は、予め入力された電話番号を記憶している第一メモリー１１０と、発信履歴を記憶している第二メモリー１７０と、着信履歴を記憶している第三メモリー１８０とにそれぞれ記憶されている電話番号の中から、入力されている数字を先頭に有する電話番号を検索し、検索した電話番号をディスプレイ１２０に表示する。 - 特許庁

This device is constituted of a memory cell array, and a differential amplifier and a latch circuit in which for first waiting time operation, each of a pair of signal outputted from the memory cell array is latched an outputted responding to an enable-signal, for second waiting time operation, voltage difference of each of a pair of signal outputted from the memory cell array is amplified and outputted responding to an enable-signal.例文帳に追加

半導体メモリ装置及びそのデータ読出し方法であって、メモリセルアレイ、及び第１待ち時間動作の場合にはイネーブル信号に応答してメモリセルアレイから出力される信号対の各々をラッチして出力し、第２待ち時間動作の場合にはイネーブル信号に応答してメモリセルアレイから出力される信号対の各々の電圧差を増幅して出力するための差動増幅及びラッチ回路で構成されている。 - 特許庁

An image management apparatus is provided with a memory for storing image data recorded in a connected storage medium; and a management control means for executing a first management control for storing the image data in the memory and registering information about the image data as management data, and a second managing control for registering the information about the image data as management data without storing the image data in the memory.例文帳に追加

本発明では、画像管理装置において、接続された記憶メディアに記録されている画像データを格納するメモリと、画像データを前記メモリに格納するとともに画像データに関する情報を管理データとして登録する第１管理制御と、画像データを前記メモリに格納せずに画像データに関する情報を管理データとして登録する第２管理制御とを実行する管理制御手段とを備える構成とした。 - 特許庁

The semiconductor device comprises: a plurality of memory cells having a transistor formed by using a first semiconductor material, a transistor formed by using a second semiconductor material different from the first semiconductor material, and a capacitive element; and a potential switching circuit having a function for supplying a power source potential to a source line in a writing period.例文帳に追加

第１の半導体材料を用いたトランジスタと、第１の半導体材料とは異なる第２の半導体材料を用いたトランジスタと、容量素子とを有する複数のメモリセルを有し、書き込み期間にソース線に電源電位を供給する機能を有する電位切り替え回路を備えた半導体装置とする。 - 特許庁

To continue reproduction without noticing a memory residual amount of an information reproduction device for reproducing data even when communication between a first information processor and the information reproduction device is disconnected when the information reproduction device reproduces the data stored in the first information processor such as a portable device.例文帳に追加

携帯機器等の第１の情報処理装置に保存されているデータを情報再生装置が再生を行う場合に、第１の情報処理装置と情報再生装置との通信が切断されても、データを再生する情報再生装置のメモリ残量を意識せずに再生を継続できるようにする。 - 特許庁

If a product is purchased through a blog having the second link information and a blog and the like having the first link information, the system management server can track a membership user who has attached the second link information as well as a membership user who has attached the first link information by referring to the memory means and give points.例文帳に追加

第２リンク情報を貼付したブログおよび第１リンク情報を貼付したブログ等を経て商品が購入された場合、システム管理サーバは前記記憶手段を参照することにより第１リンク情報を貼付した会員ユーザとともに、第２リンク情報を貼付した会員ユーザをもトラッキングしてポイントを付与できる。 - 特許庁

In the memory of a main control part 1, information such as the merchandise name or selling prices of merchandise to be sold by this automatic vending machine is stored in a first file so as to be made correspond to a merchandise code for each merchandise, and a sales history is stored in a second file by using the merchandise code of the first file.例文帳に追加

主制御部１のメモリ内において、当該自動販売機で販売する商品の商品名，販売価格等の情報をそれぞれの商品毎に商品コードに対応させて第１のファイルに記憶し、該第１のファイルの商品コードを利用して、販売履歴を第２のファイルに記憶する。 - 特許庁

A control circuit 30 of the RFID tag 1 permits an external device 2 to access only the first bank of the memory 40 during ISO 15693 communication with the external device 2, and permits the external device 2 to access the first to fourth banks during ISO 14443 communication.例文帳に追加

ＲＦＩＤタグ１の制御回路３０は、外部装置２との間でＩＳＯ１５６９３で通信を行っている場合は、外部装置２に対し、メモリ４０のうちバンク１のみへのアクセスを許可し、ＩＳＯ１４４４３で通信を行っている場合は、外部装置２に対しバンク１〜４へのアクセスを許可する。 - 特許庁

Since a first conductor 2 and a second conductor 4 are stacked under noncontact state, and the side end faces of the first conductor 2 and the second conductor 4 are connected electrically through a third conductor 5, individual nonvolatile memory elements can be reduced in size.例文帳に追加

互いに非接触状態で積層配置された第１導電体２と第２導電体４とを有し、該第１導電体２の側端面と該第２導電体４の側端面とを、第３導電体５により電気的に接続することにより、個々の不揮発性記憶素子を小型化することが可能となる。 - 特許庁

In this memory circuit, a control part performs a 1st control for polarizing the ferroelectric film into the first two states and a 2nd control for polarizing the second two states different from the first two states by switching between both controls, and the ferroelectric film is polarized according to the 1st and 2nd controls.例文帳に追加

本発明のメモリ回路は、制御部が、前記強誘電体膜を、第１の２状態へ分極させる第１制御と、前記第１の２状態とは異なる第２の２状態へ分極させる第２制御とを切り替えて実行し、前記強誘電体膜が、第１及び第２制御に従い分極する。 - 特許庁

If the control part 12 cannot process the specific data file due to a full state of the memory when generating the first index printing data, it postpones processing for the specific data file, and selects the specific data file when generating the second index printing data to be generated after generating the first index printing data.例文帳に追加

制御部１２は、第１インデックス印刷データを生成する際に、メモリフルに起因して特定のデータファイルを処理できない場合に、特定のデータファイルの処理を延期し、第１インデックス印刷データよりも後に生成されるべき第２インデックス印刷データを生成する際に、特定のデータファイルを選択する。 - 特許庁

The display controller 10 is provided with a buffer for temporarily storing the data from the frame memory, and this buffer is provided with a double buffer structure constituted of a first storage area for storing the display data equivalent to the first part of each display area and a second storage area for storing the display data equivalent to the second part.例文帳に追加

この表示制御装置１０は、フレームメモリからのデータを一時的に記憶するバッファを備え、このバッファは、前記各表示エリアの第１の部分に相当する表示データを記憶する第１の記憶領域と、第２の部分に相当する表示データを記憶する第２の記憶領域とからなるダブルバッファ構造を有している。 - 特許庁

The first signal processing unit writes and reads an input signal, to and out of the delay memory through the access circuit and performs first signal processing for writing and reading the signal to and out of the double memories in each sampling cycle, according to a control signal generated by the μ program.例文帳に追加

第１信号処理部は、各サンプリング周期毎に、μプログラムから生成される制御信号に基づいて、入力信号に対して、アクセス回路を用いて行われる遅延メモリに対する信号の書込み及び読出しと、二重化メモリに対する信号の書込み及び読出しを含む第１信号処理を施す。 - 特許庁

By a voltage changeover circuit 14, a first boost voltage (VPP) is supplied to the main word driver 12 in a predetermined area to which the selected main word line MWL belongs, among a plurality of areas divided from a memory cell array, while in areas other than the area, a second boost voltage (VPPL) lower than the first boost voltage is supplied to the main word driver 12.例文帳に追加

電圧切り替え回路１４は、メモリセルアレイを分割した複数の領域のうち、選択されたメインワード線ＭＷＬが属する所定領域では第１の昇圧電圧（ＶＰＰ）を、それ以外の領域では第１の昇圧電圧より低い第２の昇圧電圧（ＶＰＰＬ）を、メインワードドライバ１２に供給する。 - 特許庁

A power gating circuit contains a MOS circuit having first and second power supply terminals for a memory circuit etc., a P-channel transistor 12 having a drain coupled with the first power supply terminal of the MOS circuit, and an N-channel transistor 16 having a drain coupled with the second power supply terminal of the MOS circuit.例文帳に追加

パワーゲーティング回路は、メモリ回路等の、第１の電源端子および第２の電源端子を有するＭＯＳ回路と、ＭＯＳ回路の第１の電源端子に結合されるドレインを有するＰ−チャネルトランジスタ１２と、ＭＯＳ回路の第２の電源端子に結合されるドレインを有するＮ−チャネルトランジスタ１６とを含む。 - 特許庁

The nonvolatile semiconductor memory device including two kinds of resistors comprises a lower electrode, a first resistance layer exhibiting at least two resistance patterns formed on the lower electrode, a second resistance layer having threshold switching characteristics formed on the first resistance layer, and an upper electrode formed on the second resistance layer.例文帳に追加

下部電極と、下部電極上に形成されて２種以上の抵抗パターンを示す第１抵抗層と、第１抵抗層上に形成され、スレショルドスイッチング特性を持つ第２抵抗層と、第２抵抗層上に形成された上部電極と、を備える二種の抵抗体を含む不揮発性メモリ素子。 - 特許庁

While controlling the timing based on water mark record information stored in a first storing means, a second timing control section 32 reads out effective data of water mark sequentially from a water mark memory 24 and superposes it on the data of an original image read out at a first timing control section 31.例文帳に追加

第１記憶手段に記憶されたウォーターマーク記録情報に基づいてタイミングを制御しながら、ウォーターマークメモリ２４からウォーターマークの有効データを順次読み出し、かつそれを第１タイミング制御部３１によって読み出された原画像のデータに重ね合わせる第２タイミング制御部３２を備えた。 - 特許庁

The magnetic random access memory for making the inverted magnetic field drop includes a first antiferromagnetic layer, a fixed layer formed on the first antiferromagnetic layer, a tunnel barrier layer formed on the fixed layer, a ferromagnetic free layer formed on the tunnel barrier layer, and a metal multilayer formed on the ferromagnetic free layer.例文帳に追加

本発明に係る、反転磁場を降下させる磁気抵抗メモリは、第一反強磁性層と、第一反強磁性層上に形成される固定層と、固定層上に形成されるトンネルバリア層と、トンネルバリア層上に形成される強磁性自由層及び、強磁性自由層上に形成される多層構造金属層とを含む。 - 特許庁

When the document is reversed, a CPU moves a first mirror unit beneath a reference whiteboard, reads out a line of shading correction data, and moves the first mirror unit beneath a browsing document glass (step S11) after operated shading correction coefficients are set in a coefficient memory in a shading correction circuit (step S10).例文帳に追加

原稿反転時に、ＣＰＵは、第１のミラーユニットを基準白板の下に移動させ、１ライン分のシェーディング補正用データを読み取り、演算で求めたシェーディング補正係数をシェーディング補正回路内の係数メモリにセットした（ステップＳ１０）後、第１のミラーユニットを流し読み原稿ガラスの下に移動させる（ステップＳ１１）。 - 特許庁

This non-volatile memory device comprises a first oxide layer 22 formed on a lower electrode 20, a second oxide layer 24 having variable resistance property formed on the first oxide layer, a buffer layer 26 formed on the second oxide layer, and an upper electrode 28 formed on the buffer layer.例文帳に追加

下部電極２０と、下部電極上に形成された第１酸化層２２と、第１酸化層上に形成されて可変抵抗特性を有する第２酸化層２４と、第２酸化層上に形成されたバッファ層２６と、バッファ層上に形成された上部電極２８と、を備える可変抵抗物質を含む不揮発性メモリ素子である。 - 特許庁

A control part 30 stores in a memory part 35 a signal of difference between the signal input to the control part 30 when a light source 10 is turned off and a first light receiving element 20A is under a dark condition and the signal input to the control part 30 when the light source 10 is lighted and the first light receiving element 20A is under a dark condition.例文帳に追加

制御部３０は、光源１０を消灯させ第１受光素子２０Ａを暗状態にした時に制御部３０に入力される信号と、光源１０を点灯させ第１受光素子２０Ａを暗状態にした時に制御部３０に入力される信号との差分の信号を記憶部３５に記憶する。 - 特許庁

The semiconductor memory comprises: a first insulation layer 4 formed on a semiconductor substrate 1; a contact plug 9 formed in the first insulation layer 4; and a capacitance element 20 that is electrically connected to the contact plug 9 and consists of a lower electrode 12, a capacitance insulating film 18, and an upper electrode 19.例文帳に追加

半導体基板１の上に形成された第１の絶縁層４と、該第１の絶縁層４に形成されたコンタクトプラグ９と、該コンタクトプラグ９と電気的に接続され、下部電極１２、容量絶縁膜１８及び上部電極１９からなる容量素子２０とを備えた半導体記憶装置である。 - 特許庁

When the memory counts reserved are not zero, the microcomputer 100 for performance control executes a special ending performance in a virtually integrated performance mode fully covering the execution period of the prescribed ending performance and the variation time (first variation time after the jackpot) of the variable display of decorative symbols executed at the first after the jackpot.例文帳に追加

保留記憶数が０でなければ、演出制御用マイクロコンピュータ１００は、所定のエンディング演出実行期間と大当り終了後１回目に実行される飾り図柄の変動表示の変動時間（大当り後１回目変動時間）とにわたって、恰も一体的な演出態様でスペシャルエンディング演出を実行する。 - 特許庁

A semiconductor memory device related to an embodiment comprises: a word line wiring layer including multiple word lines extending in a first direction; a bit line wiring layer including multiple bit lines extending in a second direction intersecting with the first direction; and a pillar arranged between each of the word lines and each of the bit lines.例文帳に追加

実施形態に係る半導体記憶装置は、第１の方向に延びる複数本のワード線を含むワード線配線層と、前記第１の方向に対して交差する第２の方向に延びる複数本のビット線を含むビット線配線層と、各前記ワード線と各前記ビット線との間に配置されたピラーと、を備える。 - 特許庁

The semiconductor memory device includes a conductive wire L2(i) extending in a first direction, a conductive wire L3(j) extending in a second direction that crosses the first direction, and a cell unit consisting of a phase-change film 17 and a rectifying device that is connected in series between the conductive wire L2(i) and the conductive wire L3(j).例文帳に追加

半導体記憶装置は、第一方向に延びる導電線Ｌ２（ｉ）と、第一方向と交差する第二方向に延びる導電線Ｌ３（ｊ）と、導電線Ｌ２（ｉ）と導電線Ｌ３（ｊ）との間に直列接続された、相変化膜１７と整流素子とから構成されるセルユニットとを備える。 - 特許庁

Furthermore, the electronic equipment includes a first acquisition means of acquiring new certification information via the communication connection means from an authentication station through a wired or wireless communication line, and a write means of writing the new certification information acquired by the first acquisition means to the memory region of the NFC-mounted equipment.例文帳に追加

また、通信接続手段を介し新しい証明書情報を有線または無線の通信回線を通じて認証局より取得する第１の取得手段と、第１の取得手段により取得した新しい証明書情報をＮＦＣ搭載機器のメモリ領域に書き込む書込手段と、をさらに備える。 - 特許庁

The fixing device includes a holder 10 used for fixing the data memory and having a connection part, a rotational member 20 rotationally attached to a first end of the connection part, and a transmission member 30 rotationally connected to a second end opposed to the first end of the connection part and slidably connected to the rotational member.例文帳に追加

データメモリを固定するために用いられ且つ接続部を有するホルダー１０と、接続部の第一端に回動可能に装着される回転部材２０と、接続部の第一端に対向する第二端に回動可能に装着され、且つ回転部材に滑動可能に接続される伝動部材３０と、を備える。 - 特許庁

In this case, the data for curve track animation defining a curve track are stored in the memory module 74, and by setting first sprite data in frame regions 82a and 82b according to the data for the curve track animation, a performance of moving a first character image along the curve track is displayed.例文帳に追加

ここで、メモリモジュール７４には、曲線軌道を規定する曲線軌道アニメーション用データが記憶されており、当該曲線軌道アニメーション用データに従って第１スプライトデータをフレーム領域８２ａ，８２ｂに設定することによって第１キャラクタ画像が曲線軌道に沿って移動する演出が表示される。 - 特許庁

A word line potential control circuit 21 controls potential Vwl of the word line WL so that inclination until the potential Vwl of the word line WL rises to first potential V1 upon the data reading from a memory cell 12 becomes larger than inclination of increase from the first potential V1 toward second potential V2.例文帳に追加

ワード線電位制御回路２１は、メモリセル１２からのデータの読み出し時にワード線ＷＬの電位Ｖｗｌが第１の電位Ｖ１に上昇するまでの傾きが、第１の電位Ｖ１から第２の電位Ｖ２にさらに上昇するまでの傾きより大きくなるようにワード線ＷＬの電位Ｖｗｌを制御する。 - 特許庁

The image decoding apparatus 100 includes an image decoding part 120 to decode encoded bit streams 110 and 111 to generate a first decoded image signal and a second decoded image signal, and a frame memory 170 for storing the first decoded image signal and the second decoded image signal.例文帳に追加

本発明に係る画像復号装置１００は、符号化ビットストリーム１１０及び１１１を復号することにより第１復号画像信号及び第２復号画像信号を生成する画像復号部１２０と、第１復号画像信号及び第２復号画像信号を格納するためのフレームメモリ１７０とを備える。 - 特許庁

The first and second memory element include respectively insulating layers 20 and 120, floating gates 22 and 122, third impurity diffused regions 15 and 25, and a common intermediate insulating layer 26, and a common control gate 28 connected to the first and second impurity diffused layers in common.例文帳に追加

第１および第２記憶素子１００はそれぞれ、ゲート絶縁層２０，１２０、フローティングゲート２２，１２２、選択酸化絶縁層２４，１２４、および第３不純物拡散層１５，２５を含み、かつ、共通の中間絶縁層２６、共通のコントロールゲート２８を有し、共通の第１および第２不純物拡散層１６，１４に接続されている。 - 特許庁

Each of the first terminal devices 1 receives the first command from the second terminal device 2, selects one time slot from a plurality of time slots, transmits a response command to the second terminal device 2 using the selected time slot, and stores an address included in the second command from the second terminal device 2 in a built-in memory.例文帳に追加

各第１端末装置１は、第２端末装置２からの第１コマンドを受けて、複数のタイムスロットから１つのタイムスロットを選択し、選択したタイムスロットで応答コマンドを第２端末装置２に送信すると共に、第２端末装置２からの第２コマンドに含まれているアドレスを内蔵メモリに格納する。 - 特許庁

Then compares the detected value with both a second upper limit threshold lower than the first upper limit threshold and a second lower limit threshold higher than the first lower limit threshold, if the value falls beyond the range of the second upper/lower limit thresholds, also writes the data indicating abnormality in a critical region at 5 V output voltage into a nonvolatile memory 12.例文帳に追加

次に、検出値を第１上限閾値よりも低い第２上限閾値及び第１下限閾値よりも高い第２下限閾値と比較し、第２上限閾値及び第２下限閾値範囲から外れた場合、５Ｖ出力電圧で注意領域の異常が発生したことを示すデータを不揮発性メモリ１２に書き込む。 - 特許庁

An electronic apparatus 100 comprises: a touch panel 120; a memory 130 for storing contents for which at least one predetermined position is set; and a processor 110 for acquiring a first touch position via the touch panel 120 to display a content on the touch panel 120 based on the first touch position and the predetermined position.例文帳に追加

電子機器１００は、タッチパネル１２０と、少なくとも１つの所定の位置が設定されているコンテンツを記憶するためのメモリ１３０と、タッチパネル１２０を介して第１のタッチ位置を取得し、第１のタッチ位置と所定の位置とに基づいてタッチパネル１２０にコンテンツを表示させるためのプロセッサ１１０とを備える。 - 特許庁

The second regulator 14 stably outputs third direct current voltage higher than the second direct current voltage on the basis of the first direct current voltage, and a first boosting circuit 4 further boosts the third direct current voltage into fourth direct current voltage and supplies it as operating power supply Vpp to a flash memory 9.例文帳に追加

第２レギュレータ１４は、第１直流電圧に基づいて第２直流電圧より高電圧の第３直流電圧を安定的に出力し、更に第１昇圧回路４によって第４直流電圧に昇圧してフラッシュメモリ９に対して動作用電源Ｖｐｐとして供給する。 - 特許庁

The magnetic memory is provided with a magnetic storage element in which one electrode is connected to a first address line and the other electrode is connected to a gate, a MOS transistor in which the drain and source are connected to the first and second address lines, and a capacitor in which the gate of the transistor is connected to the address line.例文帳に追加

一方の電極が第１のアドレス線に接続された磁性体記憶素子と、磁性体記憶素子の他方の電極がゲートに接続され、ドレインとソースとが第１のアドレス線と第２のアドレス線に接続されたＭＯＳトランジスタと、トランジスタのゲートと第２のアドレス線とを接続するコンデンサとを備えた構成とした。 - 特許庁

The semiconductor memory is formed on a P-type silicon substrate 1, an ONO film 5 composed of a first silicon oxide film 2, a first silicon nitride film 3, and a second silicon oxide film 4, and on an SOONO substrate including an SOONO layer 6, wherein the ONO film 5 contacts with a back gate BG formed in the P-type silicon substrate 1.例文帳に追加

半導体記憶装置は、Ｐ型シリコン基板１と、第１のシリコン酸化膜２、第１のシリコン窒化膜３、及び第２のシリコン酸化膜４からなるＯＮＯ膜５と、ＳＯＯＮＯ層６とを含むＳＯＯＮＯ基板上に形成されており、ＯＮＯ膜５はＰ型シリコン基板１に形成されたバックゲートＢＧに接している。 - 特許庁

This portable telephone set 101 is provided with: a memory for storing a native code 131, a first code 119, and a second code 121 for each subroutine of a script or a Java program 107; a virtual machine 153; a processor 113; and a pre-compile circuit 173 for generating a second code 121 from the first code 119.例文帳に追加

本発明の携帯電話機１０１は、スクリプト或いはJavaプログラム１０７のサブルーチンごとに、ネイティブコード１３１、第１コード１１９、及び第２コード１２１を記憶するメモリと仮想マシン１５３と、プロセッサ１１３と、第１コード１１９から第２コード１２１を生成するプリコンパイル回路１７３とを備える。 - 特許庁

A memory chip comprises: a storage unit in which a storage region is formed to store data in any storage capacity greater than a first standard storage capacity and less than a second standard storage capacity that is twice of the first standard storage capacity; and a control unit for controlling write and read operations of data into and from the storage unit.例文帳に追加

第１標準容量より大きく、第１標準容量より２倍大きい第２標準容量より小さい任意容量でデータを保存するための保存領域が形成される保存部と、保存部へのデータの書き込み、及び保存部からのデータの読み取りを制御する制御部と、を具備するメモリチップである。 - 特許庁

A first image acquisition control part 62 of a control unit 60 acquires an image in which only a pixel with the highest luminance is selected among images obtained in respective focal positions of a confocal microscope with light of a light quantity shown by the first light quantity setting data, and records the image in a memory 66.例文帳に追加

制御ユニット６０の第１の画像取得制御部６２は、第１の光量設定データで表される光量の光により、共焦点顕微鏡の各焦点位置で得られた各画像の中で輝度が最も高い画素のみが選択された画像を取得し、その画像をメモリ６６に記録する。 - 特許庁